异构多处理器系统Cache一致性解决方案

SoC技术的发展使多个异构的处理器集成到一个芯片成为可能,这种结构已成为提高微处理器性能的重要途径.与传统的多处理器系统一样,Cache一致性问题也是片内异构多处理器系统必须首先解决的问题.本文在分析Cache一致性问题的基础上,对采用不同监听协议的多处理器的集成,以牺牲简单的硬件为代价来完成一致性协议的转化.将此方法并入多处理器芯片封装内来管理,可保证在异构多处理器系统中数据的一致性.     

一种基于路由器Cache的一致性协议

在大规模并分布式共享主存多处理机系统中，尽可能减少系统中远程访问时延，是提高系统整体性能的关键。该文提出了一种路由Cache结构，并详细介绍了基于路由器Cache的一致性协议，该协议在减少系统远程访问延时，提高系统有效带宽方面有较好的效果。     

基于P6总线的多处理器系统Cache一致性设计

本文介绍了基于P6总线的多处理器系统的总线事务和存储区的Cache属性．讨论了P6忌线的硬件监听机制,Pentium Ⅲ处理器所采用的MESI状态转换．最后研究了多处理器和P6总线如何相互配合以保证整个系统的Cache一致性。     

片上多处理器末级Cache优化技术研究

片上多核技术的出现给处理器的设计和实现带来很多挑战,片上存储系统的设计就是其中最重要的方面之一.为了缓解日益严峻的存储墙问题,研究者们通常在片上放置大容量末级Cache,片上末级Cache设计和优化技术已成为当前的研究热点.介绍了片上多处理器(CMP)末级Cache设计面临的挑战,然后分别介绍了以私有设计和共享设计为基础的多种CMP末级Cache优化技术,并对它们进行了比较分析.     

片上多处理器中的Cache压缩和接口压缩

提出一种简单的基于频繁值和频繁模式的压缩方法,给出结合Cache压缩技术和接口压缩技术的片上多处理器结构。全系统的模拟结果表明Cache压缩技术和接口压缩技术能提高片上多处理器中Cache的有效容量和pin的有效带宽,从而提高系统的性能。实验表明只采用Cache压缩技术平均能提高10%的性能,只采用接口压缩技术平均能提高5.5%的性能,同时采用Cache压缩技术和接口压缩技术平均能提高12%的性能。     

代理Web Cache性能分析

采用WebCache技术提高当前Internet性能已成为一个主流的研究领域,其功能原理就象处理器和文件系统中的多级高速缓存一样。大规模Web高速缓存系统已成为许多国家Internet基础设施的重要组成部分。该文从三个不同访问规模的代理WebCache的跟踪日志出发,分析了WebCache的用户访问模式、Cache命中率、Cache服务器处理延迟等统计特征,提出基于分布式共享RAM和外存储结合的两级协同WebCache集群技术,可以提供可扩展的高性能并行Web高速缓存服务。     

CMP中基于目录的协作Cache设计方案

片上多处理器中二级Cache的设计和管理是影响其性能的关键因素之一。在私有二级Cache的基础上,提出一种基于集中式一致性目录的协作Cache设计方案,通过有效地管理片上存储资源来优化处理器的性能,从而使该协作Cache具有平均访存延迟小、Cache缺失率低、可扩展性好等优点。实验结果显示,与共享二级Cache设计相比,协作Cache可以将4核处理器的吞吐量平均提高13.5%,而其硬件开销约为8.1%。     

一个带有Cache的检索系统的设计与性能研究

为了对短信息进行高效地检索,设计了一个C／S检索系统,实现对英文和日语片假名的高效混合检索。通过分析缓冲区配置参数对数据载入的影响,给出了衡量缓冲区规模合理性的指标。     

片上多核处理器Cache一致性协议优化研究综述

现代晶体管技术在单芯片上集成多个处理器已经成为现实.近年来,随着多核处理器集成核数的不断增加,高速缓存的一致性问题凸显出来,已成为多核处理器的性能瓶颈之一,亟待解决.本文介绍了片上多核处理器一致性问题的由来.总结了多核时代高速缓存一致性协议设计的关键问题,综述了近年来学术界对一致性的研究.从程序访存行为模式、目录组织结构、一致性粒度、一致性协议流量、目录协议的可扩展性等方面,阐述了近年来缓存一致性协议性能优化的方向.对目前片上多核处理器缓存一致性协议设计中存在的问题进行了讨论,并指出了未来进一步研究的方向.     

片上多核处理器存储一致性验证

存储一致性验证是片上多核处理器功能验证的重要部分.由于验证并行程序的执行结果是否符合存储一致性模型理论上是NP难问题,现有的验证方法中只能采用一些时间复杂度大于O(n3)的不完全方法.发现在支持写原子性的多处理器系统中,两条执行时间不重叠的操作之间存在确定的时间序.通过引入时间序的概念,设计并实现了一种线性时间复杂度的存储一致性验证工具LCHECK.LCHECK利用时间序将验证局部化,使得在表示程序执行结果的有向图中,序关系边的推导和正确性检测都被限定在有限范围内.与现有其他方法相比,LCHECK时间复杂度低,对程序长度和访存地址数没有限制,因此验证效率更高.作为国产片上多核处理器龙芯3号的重要验证工具, LCHECK发现了一些存储系统的设计错误.     

一个2D-Mesh路由器模型系统

自适应路由器是ＭＰＰ研究领域中的一个重要研究课题。本文实现了一个路由器模型系统,介绍了几种自适应无死锁路由算法,并利用模型系统对路由算法进行了测试。     

MPP互连网络在T比特路由器设计中的应用

互连网络是MPP系统的重要组成部分，目前关于互连网络的研究已经取得了许多成果，并且在应用上积累了丰富的经验。因特网的迅速发展使对T比特交换技术的研究成为热点。本文着重分析将目前成熟的、具有较好扩展能力的MPP互连技术用于T比特路由器设计的可行性以及仍需解决的问题，并介绍三雏Torus网络在AVICI TSR路由器设计中的应用。     

多机Cache中存储访问不命中率的理论分析

本文主要研究了多处理机系统中访问ｃａｃｈｅ不命中的平均情况。从多机间相互干扰的角度，分析了访问ｃａｃｈｅ的平均不命中次数，本文还从算法设计出发，提出了分析ｃａｃｈｅ伪共享的直观方法——访问模式图     

Cisco路由器和RRAS作为边缘路由器的对比

中小企业选择边缘路由器时一般选择的是硬件产品。Windows Serve路由与远程访问的出现为该类企业提供了全新的选择。本文就Cisco路由器与Windows Serve路由和远程访问的各方面情况进行对比。希望能给中小企业选择边缘路由器时提供参考。     

A Performance Study on Bounteous Transfer in Multiprocessor Sectored Caches

In a sectored cache, a cache line is divided into several subblocks. Each subblock is a basic coherence unit. In this way partial block invalidation can be done on the cache lines in order to eliminate false sharing on invalidate-based multiprocessors. Sectored caches often include a facility, called bounteous transfers, to supply extra subblocks after transferring the missed subblock on a read miss. Unfortunately, previous works on sectored caches concentrated mainly on solving the false sharing problem, while overlooked the prefetching effects of bounteous transfer. In this paper, we evaluate the performance impacts of bounteous based on a MESI-based sectored cache. Three different types of bounteous transfer are evaluated; bounteous transfer wuth valid subblocks (BT-V), bounteous transfer with clean subblocks (BT-C), and bounteous disabled (No-BT). We simulated the execution of typical benchmarksFFT, LU, Radix, SOR, on the MESI-based sectored cache. Two metrics U-rate and R-rate are proposed to help observe the sharing granularities and coherence overhead. Evaluation results show that different benchmarks work better with different kinds of bounteous transfer and using bounteous transfer carelessly may result in performance degradation.     

可扩展路由器

对可扩展路由器的研究现状进行了综述,并在可扩展路由器体系结构和模型研究的基础上提出其分层模型,将可扩展路由器"自底向顶"地划分为互连结构和数据交换层,路由查找层、标准接口层、分布式操作系统层、分布式路由行为层和单映像管理层6层,并综述了每层的研究进展.最后进行了总结并分析了当前可扩展路由器发展的难点.     

基于TPM的安全路由器设计

介绍了安全路由器的基本概念,并说明了安全路由器的应该具有的功能。之后,研究了TPM芯片的内部构造,并基于TPM芯片设计了安全路由器的硬件结构;最后介绍了Linux内核的移植以及系统软件的设计。     

可编程路由器技术研究

可编程路由器是一种能从功能上分解成若干组件与接口,并能通过配置和与编程,实现灵活而动态地部署新服务、新协议和减轻网络管理负担的路由设备.本文调研了可编程路由器相关研究工作;讨论了可编程路由器与传统路由器、可扩展路由器、主动网络节点、可重构路由器的区别;重点说明了可编程路由器的架构及其数据路径的可编程性;同时也对可编程路由器的平台重构、网络管理及创新应用等方面进行了考察,最后对工作进行了总结并讨论了未来可能的研究方向.