异构多处理器系统Cache一致性解决方案

SoC技术的发展使多个异构的处理器集成到一个芯片成为可能,这种结构已成为提高微处理器性能的重要途径.与传统的多处理器系统一样,Cache一致性问题也是片内异构多处理器系统必须首先解决的问题.本文在分析Cache一致性问题的基础上,对采用不同监听协议的多处理器的集成,以牺牲简单的硬件为代价来完成一致性协议的转化.将此方法并入多处理器芯片封装内来管理,可保证在异构多处理器系统中数据的一致性.     

片上多处理器中的Cache压缩和接口压缩

提出一种简单的基于频繁值和频繁模式的压缩方法,给出结合Cache压缩技术和接口压缩技术的片上多处理器结构。全系统的模拟结果表明Cache压缩技术和接口压缩技术能提高片上多处理器中Cache的有效容量和pin的有效带宽,从而提高系统的性能。实验表明只采用Cache压缩技术平均能提高10%的性能,只采用接口压缩技术平均能提高5.5%的性能,同时采用Cache压缩技术和接口压缩技术平均能提高12%的性能。     

一种基于路由器Cache的一致性协议

在大规模并分布式共享主存多处理机系统中，尽可能减少系统中远程访问时延，是提高系统整体性能的关键。该文提出了一种路由Cache结构，并详细介绍了基于路由器Cache的一致性协议，该协议在减少系统远程访问延时，提高系统有效带宽方面有较好的效果。     

基于总线监听的Cache一致性协议分析

片内多处理器系统是当前计算机体系结构研究的热点问题之一。与传统的多处理机系统一样,Cache一致性问题也是片内多处理器系统必须首先解决的问题。本文首先介绍了片内多处理器系统中的Cache一致性问题及其解决方法,然后着重讨论了两种基于总线监听的Cache一致性协议：MSI协议和MESI协议,并对它们进行了分析比较。     

Pentium两级Cache一致性的实现

在简要介绍了维护多处理器系统中Cache一致性的MESI协议后,论述了Pentium计算机级1数据Cache具体采用的MESI协议,说明了Pentium两级Cache如何协调共同维护Cache的一致性。     

可交换数据Cache结构的CMP:EDCA-CMP

随着集成电路工艺技术的飞速发展,单芯片多处理器（Single-chip Multiprocessor,CMP）结构将是一种有效利用片上晶体管资源、提高系统性能的有效途径.CMP中各个内核通过共享同级存储装置共享数据,如共享一级Cache,共享二级Cache等.可交换数据Cache结构的CMP（Exchangeable Data Cache Architecture,EDCA-CMP）通过交换一级数据Cache的内容共享数据Cache,降低对下级存储的访问延迟,提高数据Cache的命中率,获得较高的性能.     

基于P6总线的多处理器系统Cache一致性设计

本文介绍了基于P6总线的多处理器系统的总线事务和存储区的Cache属性．讨论了P6忌线的硬件监听机制，Pentium Ⅲ处理器所采用的MESI状态转换．最后研究了多处理器和P6总线如何相互配合以保证整个系统的Cache一致性。     

分布式路由器转发引擎性能分析

提出了一种基于泊松分布的排队模型，该模型能够有效地描述分布式路由器体系结构，通过对该模型的分析和计算，可以得了分布式路由体系结构中系统的性能，在多处理器分布式路由器样机上，采集了真实网络环境的性能数据，这种经过验证的性能分析方法可以用于系统的前期设计，与软件仿真或样机仿真相比，该方法具有简单性和先验性。     

CMP中基于目录的协作Cache设计方案

片上多处理器中二级Cache的设计和管理是影响其性能的关键因素之一。在私有二级Cache的基础上,提出一种基于集中式一致性目录的协作Cache设计方案,通过有效地管理片上存储资源来优化处理器的性能,从而使该协作Cache具有平均访存延迟小、Cache缺失率低、可扩展性好等优点。实验结果显示,与共享二级Cache设计相比,协作Cache可以将4核处理器的吞吐量平均提高13.5%,而其硬件开销约为8.1%。     

MNSMP:一种基于分布式平台路由器的多节点状态维护协议

路由器是计算机联网络的核心设备,其性能和性将直接影响个网络系统的性能与稳定性,分布式处理可以有效解决路由器的能瓶 时 冗余特性对于提高系统的可靠性具有重要意义,提出了一种基于分布式多处理器平台路由器的多节点状态维护协议（ＭＮＳＭＰ）,有效地解决了分布式路由器系统中数据的一致性维护问题,并以双主节点冗余技术来提高整个系统的可靠性,同时运用有限状态机工具来分析分布式路由器系统在正常运行、典型故障以及协     

虚拟多体Cache:一种高效实现高相联度Cache的方案

高相联度Cache具有失效率低的优点,而且高相联度在许多情况下是非常重要的。但是高相联度Cache的一个突出问题是访问时间较长。文章提出的虚拟多体Cache能较好地解决这一问题,文中论述了虚拟多体Cache的思想和两种具体的方案:SMC-Cache和PMC-Cache,并给出了详细的性能模拟结果。模拟结果表明,它们能非常有效地提高Cache的性能。在Cache容量为4KB、相联度为4的情况下,它们在平均访问时间上比直接映象Cache分别减少了9.8%和10.8%。     

代码Cache分组管理策略研究

代码Cache是动态优化系统的重要组成部分,利用代码Cache可以实现翻译代码的复用,利用软件管理代码Cache存储优化和代码翻译.代码Cache存储大小不等的超级块,超级块之间可能包含指向其它超级块的链接指针,因而会带来较高的替换开销.提出采用分组管理代码Cache的策略,该策略能够有效的平衡Cache管理的复杂性和Cache的失效率.     

拥有共享Cache和独享Cache的多机系统

本文提出了一种新颖的两级Cache结构的多机系统模型及其相应的管理策略,并圆满地解决了数据相关问题.该体系结构除了具有单一的共享或独享Cache的特点外,尤其适合于共享数据量较大的情形.通过对其性能的评价,我们指出了它较其它结构的优越性.     

Service address routing: a network-embedded resource management layer for cluster computing

Service address routing is introduced as a novel and powerful paradigm for the integration of resource management functions into the interconnection fabric of cluster computers. SAR provides a “location independent” mechanism for the distribution of computations (services) among the computational resources of the cluster. The intelligence to allocate services and, later on, invoke their instantiation is embedded into intelligent switching devices [Isaac D. Scherson, C.-K. Chien, Least common ancestor networks, VLSI Design 2(4) (1995) 353–364]. Invocation of services is effected transparently to requesting nodes by these network-embedded management functions. Thus, applications can benefit from the inherent parallelism of the cluster while being totally unaware of the specific “location” where required services are rendered. The performance of SAR’s service discovery mechanism in hierarchical Least Common Ancestor Networks is studied by means of simulating two different system configurations: level-global knowledge and Level Caches. It is shown that searches using Level Caches work better than level-global knowledge for a typical scientific computing workload.     

低功耗的可重构数据Cache设计

在嵌入式处理器中,Cache功耗所占的比重越来越大.提出了一种可重构的低功耗数据Cache,能够利用程序运行过程中的空间和时间局部性以及高频数据值局部性来节省功耗.Mibench和Mediabench的仿真结果表明,对于多媒体应用为主的测试程序,采用基于高频值的可重构低功耗数据Cache与普通Cache相比,平均能量消耗降低34.45%,平均能量延迟乘积降低27.50%.     

嵌入式Flash播放器中缓存的设计与实现

本文将缓存思想引入了嵌入式Flash播放器的设计。将矢量图形渲染出的位图进行缓存,同时根据Flash文件的特点,使用一种简单可行的缓存淘汰策略与提前缓存策略,充分地利用缓存资源,极大地提高了系统性能,解决了播放速度过慢的难题。     

支持多机环境的片上Cache的设计与实现

Cache是高性能微处理器解决CPU和存储器速度差异问题的有效措施之一。在共享存储器的多机环境下，共享数据在多个处理器的片上Cache中分布，Cache间维持数据一致性成为关键。该文讨论了32位嵌入式微处理器“龙腾R2”的Cache的设计和实现和支持多机环境的Cache一致性实现方法，并给出了实现的结果。     

混合Cache的低功耗设计方案

在嵌入式处理器中,Cache的功耗所占的比重越来越大。为降低嵌入式系统中混合Cache的功耗,引入一种基于程序段的重构算法——PPBRA,并提出一种新的基于分类访问的可重构混合Cache结构,该方案能够根据不同程序段对Cache容量的需求,动态地分配混合Cache的指令路数和数据路数,还能够对混合Cache进行分类访问,过滤对不必要路的访问,从而实现降低混合Cache的功耗的目的。Mibench仿真结果表明,该方案在有效降低Cache功耗的同时,还能提高Cache的综合性能。     

片上非一致Cache体系结构研究

随着集成电路制造工艺的发展,片上集成大容量Cache成为微处理器的发展趋势。然而,互连线延迟所占比例越来越大,成为大容量Cache的性能瓶颈,因此需要新的Cache体系结构来克服这些问题。非一致Cache体系结构通过在Cache内部支持多级延迟和数据块迁移来减少Cache的命中时间,提高性能,从而克服互连线延迟对大容量Cache的限制,已经成为微处理器片上存储结构的研究热点。本文回顾了非一致Cache体系结构模型的研究进展,特别是对片上多核处理器中的非一致Cache体系结构模型进行了详细介绍,比较了不同模型的贡献和不足。最后,对非一致Cache体系结构的发展进行了展望。     

组相联Cache中漏流功耗优化技术研究

随着集成电路制造工艺进入超深亚微米阶段,漏电流功耗在微处理器总功耗中所占的比例越来越大,在开发新的低漏流工艺和电路技术之外,如何在体系结构级控制和优化漏流功耗成为业界研究的热点.Cache在微处理器中面积最大,是进行漏流控制和优化的首要部件.本文提出了一种LRU-assist算法,利用既有的LRU信息,在保证处理器性能不受影响的前提下,cache的平均关闭率可达53%,大大降低了漏电流功耗.