压力传感器芯片版图设计中若干重要问题（2）

４二极管与三极管的设计［９,１５］压力传感器中除力敏电桥外往往有补偿电路,桥输出信号放大电路以及测温电路,甚至集成电路等等,不可避免地涉及二极管及三极管的设计。晶体管的设计和其它任何设计一样,都有其设计的前提（已知的或规定的工作条件）以及设计的原则。...     

浅谈高频大功率晶体管设计策略

本文介绍了大功率晶体管电路的设计,分析了电路的设计要求及其检测方法。     

TIP31C和D880大功率晶体管的设计

介绍了用国产材料设计TIP31C和D880通用大功率中反压平面大功率晶体管芯片的设计过程。采用该方法设计的1．50×1．50mm^2芯片的关键电参数可以达到国际先进水平。     

LCoS显示芯片设计与实现

首先确定了三片式投影用LCoS(Liquid Crystal on Silicon硅基液晶)显示芯片器件物理结构及其电路组成框图,接着从芯片整体角度介绍了设计方法,详述了运用Cadence EDA工具设计LCoS显示芯片的具体策略和相应步骤,给出了LCoS显示芯片的实际设计结果——芯片版图,最后给出了在国内流片LCoS显示芯片的实际试片结果,并对其光学参数作出测量。     

低压VD MOS大功率晶体管设计及其优化

本文着重分析了低压超大电流ＶＤＭＯＳ所要解决的技术关键点，并做了深入地理论分析，包括超大流下电流容量、元胞结构，终端结构及相应外延参数等的选取，以获得尽可能大的电流容量和极小的导通电阻，以及较优的耐压性能，最终对一个电流的３０Ａ，耐压的６０Ｖ的芯片进行了流水试验，并获得满意的使用效果。     

高频、高压晶体管设计与制造工艺研究

本文介绍了高频、高压主双极型晶体管的一种设计结构和制造工艺,用该设计与工艺做出了耐压大于200V、fT大于200MHz的产品。     

晶体管倒装芯片微型化技术的探讨

微型倒装晶体管是电子产品微小型化的必然要求,对微型倒装晶体管的制造及工艺进行了探讨     

TIP41C低频大功率平面晶体管芯片设计

介绍了自主开发TIP41C低频大功率平面晶体管芯片的设计过程.TIP41C晶体管芯片为通用大功率、中反压型芯片.其设计过程中所使用的材料均立足国内,设计成功后的1.78×1.78 mm2芯片的尺寸是目前市场上最小的,关键电参数已达到国际先进水平.     

十亿晶体管级芯片系统集成面临的挑战与机遇

概述了半导体工业的发展趋势，讨论了10亿晶体管级芯片系统所面临的挑战，并提出了若干研究课题以获得即将来临的纳米时代的发展机遇。     

1000V50AGTR的芯片设计

本文简要介绍了GTR(巨型晶体管)芯片设计中高压、大电流、高增益和高可靠性等之间的关系及解决方法。本文首先指出了在GTR设计中高压和大电流、大电流和高增益、大功率和高可靠性等之间的矛盾,给出了高压GTR的一般设计原则;其次,文中给出了BV_(CBo)≥1000V,BV_(CEo)_(3u3)≥880V器件的高阻区掺杂浓度N_c和高阻区厚度W_c的优化设计值及其它X_(iE)、X_(ic)、W_B等纵向设计值的选取范围;第三部分介绍了单片50A GTR的发射区单元图形设计、集成电阻设计及芯片周围所用终端技术的设计。     

芯片版图面积的设计优化

在集成电路技术发展越来越快、集成电路市场竞争越来越激烈的今天,如何降低芯片制造成本,是各个芯片设计公司关心的头等大事。而对于芯片设计工程师来说,芯片面积的优化和估算已经成为降低芯片制造成本的重要课题。影响芯片面积的因素有很多方面,有系统设计的问题,有Verilog代码编写风格的问题,有综合时约束条件设置的问题,有工艺制造厂商(Foundry)提供的工艺线宽的问题。由于篇幅有限,我们不想讨论集成电路设计的前端(Frontend)和工艺对芯片面积的影响,而只考虑后端(Backend)设计过程中的一些问题。因此,我们假定使用HHNEC0.25um的工艺…     

晶体管发射极电流集边效应理论的实验研究与射频功率晶体管版图系列化

在晶体管发射极电流集边效应理论及其应用[4]～[7]的基础上,研究了射频功率晶体管版图的系列化设计。通过理论和实验结果的对比分析,实现了射频功率晶体管版图的系列化设计和优化设计,在工业化大生产的实际应用中,收到了本课题研究的实际效益。     

8VSB芯片的层次式设计方法

提出了深亚微米下系统级芯片层次式版图设计的方法，并用该方法设计了HDTV信道解码芯片8VSB的版图。实例设计结果表明，该方法在节约面积、加速时序收敛方面效果明显，大大缩短了芯片设计周期。     

双极型TIL晶体管的设计与制造

介绍一种新颖的双极型功率器件—TIL晶体管的结构、设计原则与制造工艺.它由常规的n-p-n-n结构与同类型厚基区器件自体内并联构成,厚、薄基区两部分晶体管互相取长补短,各自发挥最佳作用,共同支配整个器件工作.TIL结构使晶体管基区厚度及基区杂质浓度和主要性能参数之间的制约得以放宽,提高了器件的电热可靠性、开关速度和耐压水平.     

汽车电压调节器集成电路芯片版图设计

介绍了基于4μm双极型对通隔离工艺的汽车电压调节器功率集成电路芯片的版图设计。版图设计的主要出发点是高精度、大调整电流和高可靠性三方面。版图中各模块采用了热对称设计和等温线设计,关键元件的匹配采用了中心对称设计,大功率调整管采用了宽发射极窄接触条和圣诞树型结构相结合的方案。芯片测试结果表明,电压调节器的调节精度为14.2±0.15V,最大调节电流为5A,较好地实现了预定电路功能。芯片成品率达80%。     

基于ASIC实现蓝牙基带芯片的后端设计

从ASIC设计的原理、流程入手，以蓝牙基带芯片的后端设计为例，介绍用自动布局布线工具实现半定制专用集成电路(ASIC)设计。通过版图规划(F1oorplan)、布局(Place)、布线(Route)、静态分析和优化等过程，讨论了后端设计过程中可能遇到的问题及解决方法。     

H.264图像解码芯片的布局布线设计

集成电路工艺发展到深亚微米阶段,IC设计向高速、高复杂度方向发展,物理设计也要满足更加严格的要求.布局布线设计成为集成电路设计的一个关键步骤.本文以一个实际设计为例阐述了在集成电路EDA设计工具的辅助下布局布线的具体实现方法,通过对设计结果的分析,解决了布线拥塞、时序收敛以及信号完整性等问题.该芯片最后达到设计预定的性能指标并交付流片.     

卫星导航抗干扰专用芯片后端版图设计

随着电磁环境的日益复杂,卫星导航接收系统的抗干扰性能要求越来越高。在小型卫导接收系统的抗干扰设计中,体积和功耗已经成为最大的限制因素,抗干扰芯片的设计已成为解决该问题的有效途径。本文基于SoC Encounter后端版图设计工具,通过布局规划、电源设计、标准单元放置、时钟树综合及优化、布线等后端版图设计流程,完成了一款卫星导航抗干扰专用芯片的后端版图设计工作。