McBSP在TD-SCDMA移动终端开发平台中的应用

一种以DSP为主处理器、FPGA为协处理器、基于软件无线电技术的新型TD-SCDMA移动终端开发平台,阐述了主协处理器间数据传输速率对平台性能的重要影响;根据TI公司的高性能低功耗TMS-320VC5510芯片的多通道缓冲串口(McBSP)协议,采用Verilog HDL语言在Xilinx公司的Virtex-II系列FPGA芯片内成功模拟出一个McBSP接口,实现了平台中大容量FPGA与高性能DSP之间的高速串行数据传输,并对接口进行了优化。     

基于SPI总线的飞腾FT2000/4与FPGA通信设计与实现

针对串行通信总线协议(SPI)应用,提出了一种基于飞腾处理器FT2000/4和FPGA之间的通信设计方法,在FPGA中实现了SPI转局部总线模块和寄存器读写模块;在Modelism环境下对所设计的SPI从控制器进行了功能仿真验证,仿真结果表明,该SPI从控制器可与飞腾处理器内的SPI主控制器进行通信;在FT2000/4和FPGA的集成开发板上进行实测,通过扩展的RS422接口与422板卡进行通信,结果表明,在FPGA中设计的SPI从控制器工作正常.     

基于FPGA的星载SAR方位压缩处理器设计与实现

介绍了基于FPGA芯片的星载合成孔径雷达实时成像处理器中方位压缩处理器的设计与实现。该处理器可根据参数实时生成匹配滤波参考函数，用频域方法实现雷达回波的方位向压缩，并输出实图像。处理器与主控间采用ISA总线接口。介绍了方位压缩的原理和功能，详细描述了处理器硬件开发和FPGA设计。测试结果表明，该处理器可以实现星载条件下雷达数据的方位压缩。     

可扩展地面无人平台综合处理模块硬件设计

小型轻量的地面无人平台应用越来越广泛,综合处理模块作为地面无人平台的指挥控制中心,承担着信息采集、数据处理及融合等核心功能.设计高性能可扩展的综合处理模块是未来地面无人平台的重要发展方向.以多源信息融合处理理论模型为基础,设计了一种以PowerPC为主处理器,FPGA为协处理器的综合处理模块系统架构.PowerPC主处理器主要完成数据处理、数据融合以及与各接口控制器的信息交互.FPGA协处理器主要实现接口控制器的扩展、信息采集和预处理.实际测试表明,综合处理模块在计算性能和通信性能方面优于原有系统.综合处理模块的硬件设计和多源信息融合处理理论模型的描述对地面无人平台的整体设计具有重要意义.     

FPGA中设计FSM实现TigerSHARC DSP link口加载

介绍了一种在FPGA中实现的有限状态机FSM,可以通过link口对TigerSHARC信号处理器进行程序加载。通过信号处理器系统的处理器之间的link互联结构,FSM可实现对整个信号处理系统的加载功能。在FPGA中设计加载状态机及信号处理系统与其他系统的接口,使信号处理系统更加简单、高效。     

基于QuickUSB的数据采集系统

通过利用QuickUSB模块实现了FPGA与PC之间的通信,从而完成了一套数据采集系统的设计.QuickUSB模块是Bitwise公司在芯片CY7C68013A的基础上开发出的一款高速USB接口模块.这款模块非常适合用于单片机系统以及设备与PC间的通信.     

利用DSP的McBSP实现与PC机串行通信

针对目前大多数数字信号处理器(DSP)只有同步串口情况,给出了一种利用DSP的多通道缓冲串行口(McBSP)实现与PC机进行异步串行通信的简单硬件接口电路,并以TMS320C5402为例,编写了实现两端口通信的软件程序.     

DSP和FPGA的双核并行通信方法设计与应用

为解决雷达信号处理系统双核通信问题,设计了两种DSP和FPGA之间的并行通信方法,分别通过DSP的外部接口XINTF访问FPGA内部FIFO和双口RAM,利用DSP的读写使能信号作为FIFO和RAM的读写时钟信号.通过对两种并行通信方法进行对比分析,指出雷达信号处理系统中双核通信应该采用DSP和FPGA内部FIFO的方法.     

基于PCI的ARINC629数据通信卡的设计

基于PCI接口的ARINC629数据通信卡,由三大模块组成.通信卡与ARINC629总线接口模块包括终端接收、发送、协议及串行接口单元.通信卡子系统处理器和存储器模块用于在工作流程的不同时段,对通信卡数据线的控制主体进行分配.PCI总线接口模块则负责对存储器的访问和对单片机的I/O控制.     

基于TMS320C6000的串行通信扩展方法

在信号处理器DSP的应用中,能够高速可靠的传输数据是非常重要的.TMS320C6000的McBSP不仅具有以往DSP标准串口的基本功能,而且支持许多方式的传输接口,尤其可以利用LVDS实现DSP与DSP之间的数据传输.本文以TMS320C6711B为例,介绍了两种串行通信的扩展方法,同时给出了相应的软件实现程序.     

基于PCI总线雷达卡的SOPC实现

本文论述在综合舰桥系统的基于PCI总线雷达卡SOPC实现方法,通过采用IP核设计方法,在基于FPGA的雷达卡上集成PCI总线接口与雷达信号处理显示单元。完成雷达信号的数字化功能,实现各种控制信息与主机的快速交互,进而实现对雷达目标的ARPA跟踪以及雷达图像与海图的叠加显示功能。     

FPGA与ARM的GPMC总线通信接口设计

为满足数据快速、稳定的传输,同时简化硬件设计,增强设计的灵活性,本文提出了一种利用A RM自身带有的GPMC总线作为ARM与FPGA数据传输的接口方案,并详细介绍了GPMC接口原理及FPGA内部GPMC接口时序的实现.首先,FPGA内部要实现ARM处理器的GPMC接口的读写时序,从而完成ARM与FPGA的通信.其次,FPGA完成对高速信号的采集以及存储,当存储到一定量时,FPGA中断ARM处理器进行数据的读取.仿真结果表明,与以往接口相比,该接口能完成高速信号的稳定传输.     

大规模阵列信号处理机的FPGA设计

在雷达和声纳系统中，需要进行非常复杂的数据处理。目前解决这些问题的有效办法是将多个DSP组成阵列处理系统，以增加整体数据处理能力。针对系统的要求，采用基于CPCI的高速阵列信号处理板卡。该板选用AD公司的高性能浮点DSP处理器TigerSharc101，使整板具有14．4GFLOPS的峰值浮点运算能力，它提供Link Port来实现片间和板间通信。该文介绍了该板的原理框图，FPGA的实现结构，着重于Host接口逻辑设计。实践证明，该板具有了超强的运算能力，良好的扩展性。     

一种基于PC机的高速16位并行数据采集接口

介绍了一种在PC机上实现的高速16位并行数据采集接口。该接口由高速光电隔离电路,双端口FIFO存储缓冲器电路及由FPGA芯片构成的计算机接口逻辑与控制电路等组成。该接口电路将终端显示处理系统与前端数据处理系统通过光电耦合器隔离开来,避免了它们之间的相互干扰,较好地解决了16位并行数据高速传输中存在的电磁干扰问题和大数据量实时有效传输问题。采用现场可编码门阵列FPGA芯片,使硬件设计软件化,既实现了复杂逻辑功能设计,又减少了硬件电路规模,提高了系统的可靠性,在雷达、声纳等复杂系统中具有良好的应用价值。     

基于FPGA的视频图像处理器的串行通信设计

提出了一种在FPGA上实现视频图像处理器分系统与系统之间的数据串行通信设计方法,采用UART串行数据传输协议,传输波特率可设置调整,采用视频场同步信号作为发送器发送控制信号,实现视频图像处理的实时性要求。串口采用双口RAM实现与视频图像处理部分的异步通信。设计中大量采用参数化设计,使用灵活、通用性强,可实现FPGA与一般串口通信系统通信。设计程序下载到FPGA芯片中,通信数据完全正确,电路工作稳定、可靠。     

基于FPGA的智能PMC通讯模块设计

为了灵活在工业控制计算机内实现通讯接口的扩展,提出了一种基于FPGA的智能PMC通讯模块的设计方法,该方法包括了通讯接口模块的主要设计思路与实现过程;通讯接口模块以FPGA为核心,在FPGA内部实现了软核处理器、PCI总线接口、CAN协议控制器、串行协议控制器、寄存器组等功能,使电路的设计高度集成化,也提高了整个设计的可靠性,同时通过处理器软核实现通讯的智能控制,使模块具备稳定的数据传输速率;模块设计完成后,在实验室环境下对串口和两路CAN总线接口进行连续运行测试,在测试过程中模块性能稳定,无误码和丢帧现象。     

基于大数据分析的雷达通信信号收发控制系统设计

针对当前雷达通信信号收发控制系统存在接入信号容量小,收发控制时间长的问题,设计基于大数据分析的雷达通信信号收发控制系统;采用NTF608无线芯片和MSO746F167单片机处理发送器,传送雷达通信信号,选用AD2764芯片接收器,高速缓冲基带信号,读取雷达通信信号地址,利用NTUET34876R芯片控制器,将雷达通信数据存储至4 k字节的K1高速存储寄存器中,双向传输雷达通信信号,完成系统硬件设计;利用数据挖掘技术,优化雷达通信信号,按照发送程序发送通信信号,由主控程序控制接收器接收通信信号,在雷达通信信号控制器中写入4 k字节数据,采用数据缓冲将数据进行交换、运算,启动信道通道将雷达通信数据进行A/D转换,实现雷达通信信号收发控制;实验结果表明,基于大数据分析的雷达通信信号收发控制系统的接人信号容量为85.9％,信号收发控制时间为43 s,能够有效增大系统接人信号容量,缩短系统信号收发控制时间.     

基于FPGA的P2020处理器显示接口设计

针对目前使用的飞思卡尔高性能通信处理器P2020无内置LCD控制器,不方便在某些需要显示界面的中小设备中直接应用的问题,提出了基于CPU＋FPGA的显示接口设计方案,给出了硬件原理框图、FPGA逻辑实现原理框图以及设计结果,在项目中成功应用并满足需求。     

一种脉冲多普勒雷达数字信号处理机的设计

针对某型脉冲对多普勒雷达的信号处理要求,设计了一种全数字化信号处理机。该信号处理机采用"ADC+FPGA+DSP+存储器"结构,具有体积小、重量轻、功耗低、可靠性高等优点。重点讨论了信号处理中数据采集、脉冲积累及目标检测的方法和实现。