基于Intel8274的机载同步通讯系统设计

本文介绍了某机载雷达智能同步通讯系统的硬件设计和软件算法.该系统满足了机载航空雷达数据通讯、处理和保存的需要,成本低、速度快.在同步通讯系统设计中具有典型性和实用性.     

基于Intel8274的机载同步通讯系统设计

本文介绍了某机载雷达智能同步通讯系统的硬件设计和软件算法.该系统满足了机载航空雷达数据通讯、处理和保存的需要,成本低、速度快.在同步通讯系统设计中具有典型性和实用性.     

基于Intel8274的机载同步通讯系统统计

本文介绍了某机载雷达智能同步通讯系统的硬件设计和软件算法，该系统满足了机载航空雷达数据通讯，处理和保存的需要，成本低，速度快，在同步通讯系统设计中具有典型性和实用性。     

机载数字化雷达的同步通讯设计

介绍某机载雷达智能同步通讯系统的硬件设计和软件算法。该系统可满足机载航空雷达数据通讯、处理和保存的需要，成本低、速度快。这种同步通讯系统的设计具有典型性和实用性。     

小浪底通讯网络中的时钟同步问题

本文根据小浪底通讯专网的具体情况，分析时钟不同步可能出现的问题，结合目前时钟同步的技术手段，说明时钟的设置方法，并结舍实际案例来利用时钟同步解决故障。     

基于串口通讯的情报数据采集系统的开发

文中介绍了一个情报数据采集系统的开发过程,该数据采集系统是用来获取日立现钞处理机和自动柜员机应用系统在串口通讯时所产生的数据,开发该系统的目的是为了对截获的数据进行分析并利用分析的数据结果来自主研发日立三钱箱式现钞处理机的应用软件系统.     

网络设备时钟同步系统设计与实现

网络中的计算机时钟同步的文章较多,但设备时钟的同步却很少.本文针对这一问题,结合实际系统中,设备时钟表现形式、访问接口各不相同等复杂问题,找到一种统一的解决方案.首次对本身无时钟设备提出虚时钟概念,针对要求相对时间同步设备提出延时时钟概念,并提出离线设备时钟同步和物理隔断网络的时钟同步等常见问题的解决方法.     

利用Intel8274多协议串行控制器实现基于SDLC协议的串行通讯

文章从软件、硬件设计的角度分别讨论了利用Intel 8274多协议患行控制器来实现基于同步数据链路控制（SDLC）协议的患行通讯,介绍了多协议串行控制Intel8274的主要特点,给出了Intel 8427和TMS320F206在某雷达项目中实现串行通讯的硬件电路设计和软件程序。同时指出了使用Intel 8274 应注意的问题。     

基于FPGA的高速同步串行总线设计

为了实现高速同步串行总线设计,提出了基于FPGA使用硬件描述语言实现同步串行总线通信的方法,同时在工程应用中验证了其高速率和高可靠性的总线传输特性,为提高SRU(场内可更换单元)级之间总线速率提供参考。     

基于嵌入式技术的Ethernet over E1网桥系统设计

基于Ethemet over E1的原理,结合通用嵌入式芯片的功能特点,辅以现场可编程器件,介绍了Ethemet over E1网桥系统中核心部分的设计,包括网桥的系统统构、HDLC接口模块的嵌入式程序设计和E1接口电路的FPGA设计.E1接口电路分为数据接收、时隙选择、时钟产生、数据发送四大模块,用FPGA逐一实现.有关设计经过多次软硬件联合仿真验证后,在基于嵌入式系统的网桥项目中通过了板级的功能测试和验证,取得到了较好的效果.     

基于Lorenz系统切换混沌同步的保密通讯

该文提出利用Lorenz系统切换混沌同步实施保密通讯的方法。构建了有一定关联的两个Lorenz混沌系统,并通过选择器在系统间随机切换;用同一种控制方法既能实现不同Lorenz系统的混沌同步,又能实现相同Lorenz系统的混沌同步;发送系统可以在Lorenz混沌系统间随机转换,传输信道中混沌调制信号也随之不断变化;接收系统将混沌调制信号解调后,即可获取有用信号。由于发送系统的可选择性,导致保密信号的多样性和随机性,因此该保密通讯方法具有更好的保密性能。     

基于Lorenz系统切换混沌同步的保密通讯

本文对Lorenz进行了充分运用,构建了完善的切换混沌同步保密通讯方法,通过构建两个相同的Lorenz混沌系统随机切换的形式,确保两个系统的相互关联,能够实现两个系统之间的随机转换,促使传输信道中的混沌信号也随之发生变化,为了获取有用的信号,需要对混沌调制信号及时进行解调,对提高保密信号的随机性和多样性发挥了重要的作用,确保保密通信方法具有良好的保密性能.     

一种在同步通讯中用软件实现位同步的方法

文章在介绍同步通讯中用硬件实现位同步的基础上，叙述了用软件模拟数字锁相法实现位同步的方法，及在Ｉｎｔｅｌ８０９８单片机上实现的程序框图，并就相对于硬件方法的优缺点进行了比较，给出了该软件方法在实际使用中的结果。     

基于IEEE-1588的高精度时钟同步系统设计

为提高高速铁路地震预警系统采集设备时间同步精度,本文设计了基于IEEE-1588的网络高精度时钟同步系统。系统利用STM32+FPGA构架搭建硬件平台,在FPGA中利用PLL延迟测量法实现高精度时间间隔测量,时间间隔测量精度达到600ps;利用PHY芯片DP83640获取网络PPS时钟,在STM32中结合卡尔曼滤波与PID算法,实现网络PPS时钟对本地时钟的校正,以及对本地PPS相位校正,最终完成同步系统的软件设计。测试结果表明：本设计时钟同步误差优于3ns,且具备长期稳定性。     

适用于无人机图像传输的位同步技术

对利用Farrow内插滤波、Gardner算法、Ted定时误差算法实现的位同步技术进行研究与仿真分析。该方法可用于实现全数字的接收机,其结构包括定时误差检测、插值滤波器、环路滤波器和插值控制电路等。在无人机数据链常用的pi/4-QPSK调制的仿真系统中,通过仿真可以得出利用该方法实现的位同步技术具有良好的性能,可以满足无人机图像传输数据链路的要求。     

Intel16位单片机的特殊串行通讯方式

80C196MC/MD单片机是196系列单片机中功能最强大的单片机之一，它所独有的WFG（波形发生器）功能使其在电机变频控制中倍受青睐。文中介绍了80C196MC/MD中事件处理阵列（EPA）和外设事务服务器（PTS）的结构、功能和使用方法，以及如何利用EPA和PTS实现串行通讯的技巧和设计思路。     

基于同步的Link-16干扰技术研究

在对Link-16的同步系统进行研究的基础上,提出了通过干扰网络时间基准（NTR）来达到破坏网同步,从而实现Link-16干扰的思路。同时分析讨论了此法下两种特殊干扰的效果,并给出仿真结果。     

网络设备时钟同步系统设计与实现

计算机或带时钟的设备大多采用时钟晶振的方式,这种方式由于易受温湿度变化、电磁干扰、振荡器老化和生产调试等原因的干扰,所以时钟的振荡频率和标准频率之间存在一些误差,从而导致时间的误差,据统计,普通个人计算机的时钟一般一天会有5～6s的误差,并且会随着时间的增长,会逐渐放大。这种误差,在电视节目播出级别上是不允许的,解决这一问题的方法就是采用时钟同步系统。     

数字锁相环在位同步提取中的应用

在数字通信中,为保证信息传输和交换的正确,各种数字模块的时钟应该具有相同的频率,否则在数据传输中会产生滑动、误码,直至通信中断。本文详细论述了基于FPGA技术实现数据码流位同步时钟信号的提取,以及电路模块的工作原理、关键技术和实现途径,并通过了软件仿真。