共查询到20条相似文献,搜索用时 31 毫秒
1.
高质量栅氧化层的制备及其辐照特性研究 总被引:2,自引:1,他引:1
通过大量工艺实验开发了采用低温H2-O2合成氧化方法制备薄栅氧化层的工艺技术,得到了性能优良的薄栅氧化层,对于厚度为30nm的栅氧化层,其平均击穿电压为30V,Si/SiO2界面态密度小于3.5×1010cm-2.该工艺现已成功地应用于薄膜全耗尽CMOS/SOI工艺中.同时还开展了采用低温H2-O2薄栅氧化工艺制备的全耗尽CMOS/SOI器件的抗总剂量辐照特性研究,采用低温H2-O2合成氧化方法制备的SOI器件的抗辐照特性明显优于采用常规干氧氧化方法制备的器件,H2-O2低温氧化工艺是制备抗核加固CMOS 相似文献
2.
采用CoSi2 SALICIDE结构CMOS/SOI器件辐照特性的实验研究 总被引:2,自引:0,他引:2
讨论了CoSi2SALICIDE结构对CMOS/SOI器件和电路抗γ射线总剂量辐照特性的影响。通过与多晶硅栅器件对比进行的大量辐照实验表明,CoSi2SALICIDE结构不仅可以降低CMOS/SOI电路的源漏寄生串联电阻和局域互连电阻,而且对SOI器件的抗辐照特性也有明显的改进作用。 相似文献
3.
用薄膜SIMOX(SeparationbyIMplantationofOXygen)、厚膜BESOI(ffendingandEtch-backSiliconOnInsulator)和体硅材料制备了CMOS倒相器电路,并用60Coγ射线进行了总剂量辐照试验。在不同偏置条件下,经不同剂量辐照后,分别测量了PMOS、NMOS的亚阈特性曲线,分析了引起MOSFET阈值电压漂移的两种因素(辐照诱生氧化层电荷和新生界面态电荷)。对NMOS/SIMOX,由于寄生背沟MOS结构的影响,经辐照后背沟漏电很快增大,经300Gy(Si)辐照后器件已失效。而厚膜BESOI器件由于顶层硅膜较厚,基本上没有背沟效应,其辐照特性优于体硅器件。最后讨论了提高薄膜SIMOX器件抗辐照性能的几种措施。 相似文献
4.
利用薄膜全耗尽CMOS/SOI工艺成功地研制了沟道长度为1.0μm的薄膜抗辐照SIMOXMOSFET、CMOS/SIMOX反相器和环振电路,N和PMOSFET在辐照剂量分别为3x105rad(Si)和7x105rad(Si)时的阈值电压漂移均小于1V,19级CMOS/SIMOX环振经过5x105rad(Si)剂量的电离辐照后仍能正常工作,其门延迟时间由辐照前的237ps变为328ps。 相似文献
5.
硅膜厚度和背栅对SIMOX/SOI薄膜全耗尽MOSFET特性影响的研究 总被引:1,自引:1,他引:0
本文报道了薄膜SIMOX/SOI材料上全耗尽MOSFET的制备情况,并对不同硅膜厚度和不同背面栅压下的器件特性进行了分析和比较.实验结果表明,全耗尽器件完全消除了"Kink"效应,低场电子迁移率典型值为620cm2/V·s,空穴迁移率为210cm2/V·s,泄漏电流低于10-12A;随着硅膜厚度的减簿,器件的驱动电流明显增加,亚阈值特性得到改善;全耗尽器件正、背栅之间有强烈的耦合作用,背表面状况可以对器件特性产生明显影响.该工作为以后薄膜全耗尽SIMOX/SOI电路的研制与分析奠定了基础. 相似文献
6.
对条栅CMOS/SIMOX例相器在不同偏置条件下进行了60Coγ射线的总剂量辐照试验,比较研究了PMOS、NMOS对倒相器功能的影响,发现NMOS抗总剂量辐照性能比PMOS差,主要是NMOS引起器件功能的失效。 相似文献
7.
采用I-V亚阈测量技术,分析了封闭栅和条形栅结构CMOS/SOS器件的logI-V曲线亚阈斜率和阈电压的总剂量电离辐照特性,以及不同的辐照偏置条件对上述两个电参数的影响。结果表明,在总剂量辐照下,封闭栅和条形栅CMOS/SOS器件的阈电压及logI-V曲线亚阈斜率的变化趋势。 相似文献
8.
对条栅CMOS/SIMOX倒相器在不同偏置条件下进行了^60Coγ射线的总剂量辐照试验,比较研究了PMOS、NMOS对倒相器功能的影响,发现NMOS抗总剂量副照性能比PMOS差,主要是NMOS引起器件功能的失效。 相似文献
9.
本文简要介绍短沟道CMOS/SIMOX器件与电路的研制。在自制的SIMOX材料上成功地制出了沟道长度为1.0μm的高性能全耗尽SIMOX器件和19级CMOS环形振荡器。N管和P管的泄漏电流均小于1×10-12A/μm,在电源电压为5V时环振电路的门延迟时间为280ps。 相似文献
10.
在表层硅厚度为180um的SIMOX材料上,用局部增强氧化隔离等工艺研制了沟道长度为2.5μm的全耗尽CMOS/SIMOX器件。该工艺对边缘漏电的抑制及全耗尽结构对背沟漏电的抑制降低了器件的整体漏电水平,使PMCOS和NMOS的漏电分别达到3.O×10-11A/μm和2.2×10-10A/μm。5V时,例相器的平均延迟时间达6ns。 相似文献
11.
我们开发了一种新的工艺技术,实现了在CMOS VLSI制造中嵌入E^2PROM的制造技术。在此新工艺中,制造的是单层多晶硅的E^2PROM。与传统的双层多晶硅E^2PROM的工艺相比,减少了25%的工序。通过采用三种不同厚度的栅氧化层,可以缩小在CMOSVLSI中嵌入的E^2PROM的器件尺寸。器件工作电压范围宽为1.5-6V,静态电流低于100nA。 相似文献
12.
采用多晶硅栅全耗尽CMOS/SIMOX工艺成功研制出多晶硅栅器件,其中N+栅NMOS管的阈值电压为0.45V,P+栅PMOS管的阈值电压为-0.22V,在1V和5V电源电压下多晶硅栅环振电路的单级门延迟时间分别为1.7ns和350ps,双多晶硅栅SOI技术将是低压集成电路的一种较好选择。 相似文献
13.
开发了适用于薄膜亚微米、深亚微米CMOS/SOI电路的集成器件线路模拟软件,该模拟软件采用集成数值模型,将薄膜SOI器件的数值模拟与电路模拟有机地结合在一起,实现了薄膜亚微米、深亚微米CMOS/SOI电路的精确数值模拟,利用这一软件较为详细地分析了硅层厚度为50 ̄400nm、沟道长度为0.15 ̄1.0um的CMOS/SOI环形振荡器电路,使我们对深亚微米薄膜CMOS/SOI环振的特性及工作机理了较 相似文献
14.
薄膜亚微米CMOS/SOS工艺的开发及其器件的研制 总被引:2,自引:0,他引:2
本文较为详细地介绍了薄膜亚微米CMOS/SOS工艺技术的开发过程,薄膜亚微米CMOS/SOS工艺主要包括双固相外延,双层胶光刻形成亚微米细线条硅栅、H2-O2合成氧化薄栅氧化层以及快速退火等新的工艺技术,利用这套工艺成功地研制出了高性能薄膜来微米CMOS/SOS器件和门延迟时间仅为177ps的19级CMOS/SOS环形振荡器,与厚膜器件相比,薄膜全耗尺器件和电路的性能得到了明显的提高。 相似文献
15.
本文系统描述了全耗尽短沟道LDD/LDSSOIMOSFET器件模型的电压电压特性。该模型扩展了我们原有的薄膜全耗尽SOIMOSFET模型,文中着重分析了器件进入饱和区后出现的沟道长度调制效应,及由于LDD/LDS区的存在对本征MOS器件电流特性的影响。 相似文献
16.
在表层硅厚度约6μmBESOI材料上,制备了Al栅CMOS器件。实验样品消除了纵向寄生结构和困扰SOI薄膜器件的背沟效应、边缘效应、Kink效应。样品未作抗辐照工艺加固,γ累积辐辐照剂量已达3×105rad(Si)。实验表明,该结构埋层SiO2的存在对器件的辐照性能影响不明显。 相似文献
17.
自对准外延CoSi_2源漏接触CMOS器件技术 总被引:1,自引:0,他引:1
CO/Ti/Si或TiN/Co/Ti/Si多层薄膜结构通过多步退火技术在Si单晶衬底上外延生长CoSi2薄膜,AES、RBS测试显示CoSi2薄膜具有良好均匀性和单晶性.这种硅化物新技术已用于CMOS器件工艺.采用等离子体增强化学汽相淀积(PECVD)技术淀积氮氧化硅薄膜,并用反应离子刻蚀(RIE)技术形成多晶硅栅边墙.固相外延CoSi2薄膜技术和边墙工艺相结合,经过选择腐蚀,可以分别在源漏区和栅区形成单晶CoSi2和多晶CoSi2薄膜,构成新型自对准硅化物(SALICIDE)器件结构.在N阱CMOS工艺 相似文献
18.
对用多次注入与退火技术制成的SIMOX材料制备的N沟MOSFET进行了^60Coγ射线累积剂量辐照试验,并同通常的体硅NMOS的辐照效应作了比较,分析了引起阈值电压漂移的两个因素:氧化层电荷和界面态电荷,提出了提高NMOS/SIMOX抗辐照性能的几点措施。 相似文献
19.
采用SIMOX和BESOI材料制作了CMOS倒相器电路,在25 ̄200℃的不同温度下测量了PMOS和NMOS的亚阈特性曲线,实验结果显示,薄膜全耗尽IMOX器件的阈值电压和泄漏电流随温度的变化小于厚膜BESOI器件。 相似文献