FSO通信误码测试仪硬件设计

介绍了一种基于AT89S52单片机和EP1K30 FPGA的FSO通信误码测试系统的设计与实现方案.系统以FPGA为处理核心,实现高速误码检测;单片机完成控制逻辑.详细讨论了伪随机码发生模块、同步模块、误码检测模块及单片机与FPGA接口的软硬件设计.并利用设计的样机进行了本地光纤环回和实验室内近距离无线激光通信的误码测试实验,实验结果表明此设计工作稳定可靠,可以实现对FSO通信质量进行检测的设计要求.     

基于FPGA的误码测试仪

本文提出了一种基于FPGA的误码测试方案,并在FPGA上实现了其功能.该方案不仅纳入了"同步保护"的思想,同时对误码率量级的判断也提出了一种简化而又可行的方法.     

基于FPGA的突发误码测试仪的设计

传统误码测试仪通过统计误码比特数,采用长期平均误码率为指标,这在分析评估频繁突发误码信道性能时有一定局限性.文章提出了一种基于FPGA的突发误码测试仪设计方案,将突发误码持续时间、误码间隔时间及突发误码起止时刻作为性能评价指标,给出了误码持续长度检测的仿真结果,指出了位同步和序列同步是设计的关键.     

基于FPGA的串行自适应误码测试仪设计

设计了基于FPGA的一种多种伪随机码型串行自适应误码测试仪,具有自适应功能,即能自动搜寻匹配的伪随机码进行比对。同一般的误码测试电路相比,该设计采用接收时钟实时产生比对码本,解决了接收数据与码本数据的位同步,同时不需要额外增加存储单元,结构、电路简单,易于实现,其多种类伪随机码型自适应误码比对的设计不受FPGA内部的存储资源和缓存资源的限制,具有良好的可扩展性和通用性,可广泛应用于误码测试设计中。     

自由空间光通信中误码测试系统的开发

提出了一种基于FPGA的误码测试系统的设计方案,对其中的关键技术进行了论述.该测试系统已成功应用于自由空间光通信系统中,经过仿真和实际应用验证,该方案是行之有效的.     

误码测试仪设计与实现

本文讨论了一种基于DSP、FPGA和触摸屏的误码测试仪的设计与实现。DSP实现对测试系统的控制,FPGA完成误码判别与计数,触摸屏提供人机操作交互界面。本文重点讨论了系统硬件FPGA设计和软件DSP设计,测试结果表明该误码测试仪工作稳定可靠,可实现对传输设备通信质量的检测。     

FPGA在误码测试仪中的应用

误码测试是数字通信系统最基本的测量方法之一。使用FPGA实现误码测试功能．不仅可提高系统集成度,而且能适合不同类型的测试要求。本文给出了FPGA在误码测试仪中的应用方法。     

基于FPGA的2M误码测试仪设计

根据2M误码测试仪的系统整体功能要求．给出了基于FPGA的2M误码测试仪的系统硬件架构和核心控制器FPGA内核的设计框架。重点介绍了系统硬件结构中E1接口的设计方法和软件中的系统时钟模块、测试序列发生模块、位同步信号提取模块和帧同步信号检测模块的FPGA设计方法。同时以Ahera的QuartusⅡ软件为开发平台,给出了部分模块的仿真波形图。     

一种多功能误码测试仪的设计

介绍一种适合于接口速率分别为512kb/s(B口),16kb/s(G口),1.2kb/s(S口).相应码型分别为AMI码、CDP码及RS—422两线平衡输出、差分接收数字通信网系统使用的误码测试仪的设计、功能及特点。可供从事这方面工作的工程技术人员参考。     

基于VSC8228的高速误码测试仪的设计

本文介绍了利VSC8228完成高速误码检测的实现过程.通过实际使用表明该方案的实现不仅廉价和使用方便,而且性能可靠.     

基于DDS和 FPGA的频率特性测试仪

针对传统频率特性测试仪价格昂贵、体积大、使用不方便等问题提出了基于DDS和FPGA的正弦信号频率特性测试仪。该测试仪由信号源模块、频率相位检测模块、数据处理与控制模块、显示模块4部分组成。该设计采用FPGA控制DDS芯片产生两路相互正交的信号,被测信号与之相乘,经滤波器后检测输出频率、幅度和相位,最后通过显示模块显示。实验结果证明,该频率特性测试仪设计正确可行,且硬件结构简单、体积小、重量轻,能广泛应用于正弦信号的测量,具有较高的应用价值。     

高速位误码率测试仪的设计与实现

介绍了高速位误码率测试仪的结构,给出具体的设计方法,并对其具体实现进行了详细的介绍。     

4.6km距离5Gb/s DWDM自由空间光通信实验

建立了4.6 km自由空间光通信(FSO)链路,使用密集波分复用(DWDM)及l 550hm光纤通信技术完成了5 Gb/s数据传输.经外调制器后,DFB激光器输出两路速率为2.5 Gb/s的光信号,波长为1 547.6 nm和l 549.2 nm.经DWDM耦合,再经掺饵光纤放大器(EDFA)放大,传输至2.3 km外...     

基于FPGA的液晶显示接口设计

为了解决CPU处理速度快,而液晶显示模块处理速度慢的矛盾,提高系统的运行的速度。利用FPGA以及异步FIFO的IP核实现液晶显示接口。在CPU和液晶模块之间建立一个FIFO缓冲区。同时根据液晶模块控制的流程设计了一个有限状态机,对液晶的数据命令信号进行控制,满足液晶模块读写的时序,实现了液晶模块控制命令以及显示数据的正确写入。测试结果表明,整个接口设计实现方式简单,可靠。     

基于FPGA的高速FIFO电路设计

给出异步FIFO电路在高速数据采集系统中的应用,由FPGA生成独立时钟域的FIFO缓存器,采用FIFO的可编程设置参数启动数据传输,根据读写时钟频率异同的传输要求和FIFO的特性,采用一套控制电路,解决了可变速率数据缓存和固定时钟传输的问题。     

基于FPGA+DSP的多通道数据采集系统设计

介绍了一种基于FPGA+DSP的多路数据采集系统的设计方案,描述了系统的硬件设计方案和硬件电路,介绍了信息采集过程以及外围通讯接口及软件设计.通过Quartus II8.0及CCS2进行系统仿真,证明了系统设计方案的可行性.     

基于FPGA的光纤通信系统的设计与实现

光纤通信是现今数据通信系统的主要通信方式,其性能的好坏直接影响数据通信系统的质量。本文采用Ver-ilog语言实现FPGA光纤通信系统的功能。光纤通信系统又包含位同步时钟提取模块、8B/10B编解码器模块和NRZI编解器模块;这些模块都利用了DA(Design Analyzer)、Quartus II以及Modelsim等EDA工具来完成综合与仿真,从仿真的结果可以看出该设计方法很好地满足了系统的要求。     

基于FPGA的双端口视频缓冲器设计

介绍一种基于FPGA和SDRAM的双端口的视频缓冲器设计方法。使用小容量的同步FIFO和异步FIFO串联构成用户接口,采用分块方式读写单块存储器SDRAM,采用混合算法合理仲裁读、写和刷新请求,实现单路视频数据的实时采集和输出。本系统设计简单,调试方便。只需适当地改变数据块的长度和FIFO的容量就可以应用于其他的视频处理系统。仿真测试结果表明:SDRAM时钟频率工作在71MHz下可以确保视频流的流畅性。而且通过改变FIFO的相关参数,还可以继续提高SDRAM的实际带宽。本设计还具有一定的灵活性。     

基于FPGA的FIFO设计和应用

为实现目标识别与跟踪的应用目的,在基于TMS320DM642的FIFO基础上扩展存储空间,提出一种基于FPGA实现SDRAM控制器的方法.分析所用SDRAM的特点和工作原理,介绍FPGA中SDRAM控制器的组成和工作流程,给出应用中读SDRAM的时序图.FPGA采用模块化设计,增强SDRAM控制器的通用性,更方便地满足实际需求.