一种WCDMA时隙同步算法设计与实现

针对第三方手持探测系统对目标身份识别的需求,快速准确实现时隙同步是WCDMA探测系统正常工作的关键。本文首先通过对WCDMA时隙同步过程进行研究,指出传统时隙同步算法存在的缺陷,充分考虑系统频偏对时隙同步的影响,设计基于频偏补偿和时隙同步相结合的时隙同步方案。通过基于通用软件无线电平台处理系统,验证本文算法能够克服较大系统频偏的影响,实现精确时隙同步。     

WCDMA下行信道的时隙同步及频偏补偿算法研究

WCDMA作为成熟的移动通信技术衍生出多种类似的通信系统。为改善低信噪比及大频偏环境下的系统时隙同步性能。分析基于传统分段非相干累加方法在该环境下的应用局限性,使用一种基于频偏补偿与时隙同步相结合的增强时隙同步算法,仿真证明该算法可以有效提高系统的时隙同步性能。并提出基于变补偿频率步长与相干累加时隙长度相结合的频偏精补偿方案,仿真证明在低信噪比下可快速使频偏范围收敛至6Hz以内。对实际空口采集数据进行处理,验证完成了小区搜索的过程。     

一种WCDMA小区搜索算法设计与实现

通过对WCDMA小区搜索算法过程进行研究,分析传统最大似然算法在时隙同步中存在的不足,给出基于频偏补偿和时隙同步相结合的时隙同步方案;采用基于快速哈达码变换的帧同步算法,快速准确实现小区主扰码组的识别。通过WCDMA实时处理系统,验证算法在时隙同步过程中能够有效克服系统频偏带来的同步误差,并最终实时实现小区搜索。     

基于DSP的DMR终端时隙同步设计与实现

时隙同步是TDMA无线集群通信系统能够正常工作的至关重要的一个环节。关于时隙同步的研究大部分集中在同步位置搜索算法上,却鲜有如何在具体平台上系统实现的介绍。根据DMR协议独特的彼此正交或负相关同步序列,通过搜索这些位于突发中间的同步序列可以计算出当前解调数据中同步序列所处的位置,然后再产生DMA中断及定时器中断时,计算出定时器所需定时的长度,重新设置定时器寄存器值,调整定时器定时长度使得定时器中断与时隙边沿同步。实际测试证明该方法的同步误差在10μs以内,满足DMR协议系统要求。     

一种大气激光通信中时隙同步和帧同步的实现

时间同步是数字通信的前提,没有时间同步就不能进行数字通信.介绍了一种采用FPGA和DSP实现的大气激光通信的实现方案,对时隙同步和帧同步进行了详细分析,巧妙地构造了时隙同步和帧同步的硬件电路.这种方法比较简单而且切实可行,便于工程应用.     

WCDMA移动通信系统抗时隙屏蔽式干扰研究

针对时隙屏蔽式干扰对WCDMA移动通信系统的干扰问题,理论分析了不同条件下干扰对用户平均接入概率和系统归一化吞吐量的影响,提出了两种方法以改善系统抗干扰性,即选择子信道使得两相邻接入时隙间距大于前导码和消息部分发送间距,干扰对系统和用户不产生影响;缩短前导码和消息部分发送间距可以提高系统的抗干扰能力。实验仿真验证了分析的准确性和系统抗干扰的有效性。     

应用于LTE下行信道的EVM测量系统的同步算法设计优化与实现

误差矢量幅度( EVM ,Error Vector Magnitude)是用于衡量调制器性能好坏的一个关键参数。在传输过程中,由于信号受到噪声等因素的影响,会造成EVM测量值不准的问题。分析EVM的测量结果在调制器性能的测试和优化过程中起到十分关键的作用,于是准确的补偿信号从而得到有效地EVM测量结果尤为重要。本文通过分析通信系统的信号模型,结合最大似然算法以及基于传输函数特性的频偏估计算法提出一种效率更高、更准确,并能很好地适用于TDD和FDD两种帧结构的频偏估计改进算法。仿真结果表明,本算法的测量结果较为准确,具有实际应用意义。     

利用跳频同步的Ad hoc网络时隙同步

本文针对采用跳频数传TDMA接入的Ad hoc网络，提出了一种利用跳频同步来实现TDMA时隙同步的方案。考虑到时隙同步是为了使得各个节点的时隙基准对齐，并不需要保持节点之间具体时间一致，利用跳频同步采用分隔符对跳频帧的定位，对定位进行时延补偿后，可实现时间基准基本对齐。由于同步偏差的存在，通过设置保护带允许时隙的抖动来防止冲突发生。本文给出了具体的同步实现方案，并且与其他的Ad hoc网络时隙同步方案进行了比较。仿真结果表明，该方案占用了较少的传输带宽，提高了效率，并且可以保证一定的同步精度。     

光纤／同轴电缆混合网时隙同步进程的实现

光纤／同轴电缆混合网（ＨＦＣ）解决了Ｂ－ＩＳＤＮ和信息高速公路的用户接入瓶颈问题。本文概述了ＨＦＣ网络系统，给出了基于ＡＴＭ的ＨＦＣ网络的前端和基站的工作机理和结构框图，提出了一种实现基站接入过程中时隙同步进程的新方法。     

OFDM系统中同步算法的FPGA 实现

给出了一种用于 OFDM 系统中可同时完成帧起始位置估计和载波频偏估计／补偿的同步算法及其 FPGA 实现方法。采用量化的方法对该不需要额外同步序列的估计算法进行了改进,提高了载波频偏的估计精度,并在数字域进行了频偏校正。在硬件实现上,利用 CORDIC 算法能够有效计算三角函数的特点,把频偏估计和频偏校正过程中的反正切运算和角度旋转操作转化成加法和移位操作,实现了计算精度、运算速度和硬件资源利用三方面性能的兼顾。     

WCDMA小区搜索辅同步码序号识别算法的FPGA实现

小区搜索是 WCDMA物理层关键技术之一。辅助同步码序号识别过程是小区搜索第二阶段的核心。本文详细分析辅助同步码序号识别算法 ,在此基础上提出了一种基于快速哈达玛变换的 FPGA实现方案。软硬件仿真结果表明 ,方案满足设计要求。该方案可应用于WCDMA小区搜索模块芯片的设计     

跳频OFDM通信系统同步算法及实现

结合跳频通信技术抗干扰和正交频分复用(OFDM)技术节省频带资源的优点,提出了一种通信帧格式及其同步算法。该算法构造了每个载波上传输隐藏伪随机序列的OFDM数据,利用伪随机序列良好相关特性实现了定时估计和粗频偏捕获,再使用ML估计算法进行细频偏估计,能够使OFDM技术应用到跳频通信领域。仿真和实验结果表明,在多径信道下,提出的算法单个定时估计和频偏估计误差小。     

OFDM同步算法研究及实现

正交频分复用（Orthogonal Frequency Division Multiplexing,OFDM）技术具有很强的抗多径能力及较高的频谱利用率,能在无线信道中提供可靠的高速数据传输,是未来通信系统的主流技术之一,例如LTE、WiMax等新兴标准都利用OFDM调制技术进行下行数据传输.同时,OFDM技术对接收系统的同步精度要求严格,因此同步技术是实现OFDM通信系统的关键技术之一.文中对OFDM同步技术进行了深入研究,利用FPGA平台设计完成了基于Schmidl同步算法的OFDM通信接收系统,并利用真实仿真平台进行了仿真验证.     

WCDMA系统中噪声滤波器的设计与实现

在WCDMA系统中高斯白噪声的突发性增大是产生假径的主要原因,因此,消除由此而引发的虚警或漏检概率的增大对WCDMA系统的同步有着重要的意义.首先分析了简单的基于FIR滤波的非相干累加,接着引入一种新的一阶IIR滤波器.仿真和理论分析结果表明该滤波器有着更好的性能,同时给出了该滤波器的实现方案.     

LTE辅同步检测低复杂度算法设计及实现

小区搜索是LTE移动通信系统中的重要过程,移动终端通过小区搜索实现与基站之间的时间和频率同步,在这个搜索过程中通过主同步信号(Primary Synchronization Signal,PSS)检测和辅同步信号(Secondary Synchronization Signal,SSS)检测完成小区ID的识别。传统的SSS检测算法,需要遍历所有可能序列,复杂高。针对这一缺点,提出一种利用辅同步序列特点,缩小候选序列的新算法,该算法能显著降低搜索范围和计算复杂度。同时,在FPGA硬件实现时,采用1 bit量化和计算单元分时复用策略可进一步降低辅同步信号检测复杂度。仿真结果表明,设计和实现的SSS检测算法能够很好地完成小区搜索的辅同步检测过程。     

LEO-5G下行同步算法设计与FPGA实现

针对低轨第五代移动通信技术(5G)协议标准、R16协议标准以及基于5G低地球轨道(LEO)宽带卫星通信系统的终端基带芯片研发的迫切需求,在分析了LEO-5G系统的物理广播信道(PBCH)链路结构和下行时频同步总体架构的基础上,文章提出了一种"两块合并分两段互相关"的主同步信号(PSS)检测算法进行粗频偏估计,通过辅同步...     

WCDMA反向突发两级相关快速捕获算法

该文针对WCDMA反向随机接入信道前置同步码的多码限时捕获特点,提出了一种低复杂度的两级相关捕获电路,给出了快速捕获算法。该算法对多径信号进行联合处理,由于利用了多径信息,分析和数值结果表明该算法在多用户多径衰落环境下能获得比单径衰落时更好的捕获性能。     

WCDMA室内覆盖系统设计与实现

在阐述室内覆盖系统原理和组成的基础上,分析了WCDMA室内覆盖系统的信源选取和信号覆盖方式,对在已有2G覆盖的基础上进行WCDMA室内分布系统的布设问题进行了讨论.提出了WCDMA室内覆盖系统的一种设计方案,对方案的各方面进行了详细的分析计算,满足了3G网络对室内信号覆盖的要求.     

一种改进的差分跳频同步算法及实现

原有的差分跳频同步算法容易导致频点误判,基于此提出了一种改进的同步算法。详细介绍了其基于FPGA的硬件实现方案,并采用DSP BUILDER进行了硬件仿真,给出了仿真时序波形。经测试,该同步方案具有速度快、同步准确度高、计算周期短等特点,在差分跳频同步系统中具有广阔的应用前景。     

Slot Synchronization in Optical PPM Communications

Maintaining slot clock synchronization in a baseband pulse position modulated (PPM) communication link is vital to its performance. This paper examines the slot clocking design associated with a direct detection, photodetecting optical PPM system. Although theoretical PPM synchronizers for optical links have been derived in the past, there is still interest in finding more practical, simpler, and easier-to-implement clocking subsystems. In this paper several types of practical slot synchronizers are considered. A basic design involving analog correlators and slot gating is presented, along with an indication of its performance. Several alternative designs are also presented, including digital synchronizers in which time samples are used for loop control. The advantage in digital systems is that more extensive processing can be handled in software, allowing the loop to perform closer to the ideal. Design procedures for digital clocking are presented, and optimal laser pulse shaping and filtering are discussed. Performance in terms of loop models and tracking error variance is included.