共查询到10条相似文献,搜索用时 31 毫秒
1.
2.
3.
4.
5.
6.
本文介绍了DES加密算法的原理及其圈函数模块、S盒和密钥的硬件优化设计,论述了FPGA设计中常用的状态机和流水线技术,并详细描述了该算法的状态机和流水线技术的FPGA设计实现方案,充分考虑了FPGA在其面积和速度上的最佳优化,分别给出了DES加密算法的状态机和流水线技术的(RTL)寄存器结构示意图,并对其所占用的硬件资源和速度等性能上进行了分析比较,各模块均采用VHDL语言编译仿真实现. 相似文献
7.
以设计的便携式逻辑分析仪是以FPGA芯片作为数据处理和系统控制核心,使用FPGA片内双口RAM进行数据存储、有限状态机实现触发控制和显示驱动,再用LCD12864液晶模块完成终端的输出图形显示.在DE0-Nano FPGA (Altera Cyclone Ⅳ)开发板上的测试结果表明,所设计的低成本便携式逻辑分析仪可以实现8通道逻辑组合触发或4级序列触发的工作模式,也具有8级采样率预置调节和被测信号频率直接读出的功能. 相似文献
8.
9.
通过分析当前串行RapidIO协议与PCI Express协议,利用RapidIO与PCI Express在物理层的共同特性,针对多种高速串行接口协议SoC系统设计需求,提出了一种共PHY的高速SoC设计。通过FPGA的动态重配置功能,使用FPGA串行高速收发器GTX,动态转发RapidIO和PCI Express协议包。利用FPGA上的重配置分割,将控制器上层多路选择器放入可重配置部分,实现DMA到多路选择器的可重配设计。实验测试使用两片Virtex-72000T FPGA芯片互联,传输的峰值吞吐量可以达到9.5 Gbps,资源利用率降低到原来的72.8%,系统的灵活性大幅提高。 相似文献
10.
基于FPGA的瞬态响应测试仪 总被引:1,自引:0,他引:1
设计一种基于FPGA的瞬态响应测试系统,对二阶系统瞬态响应进行测试。该系统采用FPGA芯片XC3S400为控制核心,外部包括直流稳压电源供电、功能选择、信号调理、A/D转换和VGA显示等电路,运用硬件描述语言VHDL对FPGA进行编程,实现了测量二阶系统的瞬态响应参数的功能,瞬态响应波形以及测量结果等信息VGA显示,垂直灵敏度和扫描速度的挡位可以设置。和响应的理论值进行比较后,测试结果在误差范围内,整体指标良好,还实现了曲线的存储回放功能。 相似文献