Actel CEO:功耗成为便携式产品设计第一要素

FPGA供应商中,Actel对便携式和消费电子市场情有独钟,几年来默默耕耘,产品不断推陈出新.尽管很多业内人士对Actel坚守0.13μm工艺抱有质疑,但是Actel却认为在静态功耗和动态功耗之间的理想平衡点目前仍然在0.13μm这一工艺等级.从他们推出的产品来看,至少0.13μm工艺并未拖功耗的后腿,新产品已经将功耗降至2μW     

Actel新推低功耗IGLOO和ProASIC3系列FPGA

Actel公司宣布IGLOO和ProASIC3系列FPGA增添两个新成员IGLOO AGL015与ProASIC3 A3P015,能够满足可编程解决方案的设计对功耗和成本预算不断紧缩的要求。新的15000门器件的门密度媲美128个宏单元的CPLD,并提供低至5μW的功耗．其静态功耗更低,能够在消费电子、医疗设备,通信和工业应用中替代低密度FPGA和CPLD．包括便携媒体播放器,智能电话．存储卡接口,系统控制器,便携医疗仪器和无线传感器。www.actel.com.cn.     

40nm FPGA的功耗管理和优势

随着工艺尺寸的减小,数字逻辑电路的漏电流成为当前FPGA面临的主要挑战.静态功耗增大的主要原因是各种漏电流源的增加.图1所示为随着更小逻辑门长度的技术实现,这些漏电流源是怎样随之增加的.此外,如果不采取专门的功耗措施,较大的逻辑电容和较高的开关频率也会导致动态功耗增大.     

影响高性能DSP功耗的因素及其优化方法

随着嵌入式应用需求的不断提高,DSP的速度也不断提高。现在常见的高性能DSP速度已达到1 GHz,TI(德州仪器)的TMS320C6455最高速度已达到1.2GHz。然而,DSP的功耗也随着DSP的速度提升而快速增加。DSP功耗越来越成为DSP工程师关     

开发工具:实现具功耗意识设计的关键

随着便携式消费电子、工业、医疗、汽车电子及军品应用呈指数增长,系统必须采用能延长电池寿命的功耗较低的半导体器件.为响应这一需求,整个半导体行业一直努力提供高能效的芯片和系统.     

Actel的ProASIC3L系列实现低功耗、高速度和低成本之间的平衡

Actel公司日前推出ProASIC3L系列现场可编程门阵列。相比前一代ProASIC3FPGA,新推出的以Flash为基础的FPGA系列可以在高达350MHz的工作频率下大幅降低功耗,能分别对动态和静态功耗降低达40％和90％,从而为工业、医疗和科研等高性能市场领域的设计人员提供高速度、低功耗及低成本的灵活且功能丰富的解决方案。ProASIC3L系列还支持FPGA优化32位ARM Cortex—M1处理器的免费实现,不论是何种应用或批量,设计人员都能够选择最好地满足其速度和功耗设计要求的Actel Flash基础FPGA解决方案。     

集成电路RT-Level功耗估计方法概论

随着便携式系统的出现，集成电路的功耗日渐成为人们普遍关心的一个问题。为了避免二次设计带来的损失，无论集成电路设计师还是芯片生产厂家都希望能够在较早的设计阶段对芯片的功耗进行准确地估计。集成电路的功耗估计方法主要分为两大类：静态估计和动态估计两种方法。本文对这两类方法进行了探讨，对每一类方法中现存典型的算法进行了介绍；并对如何计算Glitching Power进行了描述；对时序电路的功耗分析进行了探讨：最后对现存的问题进行了总结。     

VSF:CMOS组合电路的静态功耗评估模型

为了解决利用晶体管级电路模拟分析CMOS电路静态功耗时模拟时间随电路规模增大迅速增加的问题,在分析晶体管堆叠效应对标准单元泄漏电流影响的基础上,定义了归一化堆叠系数和电路等效堆叠系数的概念,提出了基于电路有效堆叠系数的静态功耗评估模型.该模型可用于CMOS组合电路静态功耗估算和优化.实验结果表明使用该模型进行静态功耗估算时,不需要进行Hspice模拟.针对ISCAS85基准电路的静态功耗优化结果表明,利用该模型能够取得令人满意的静态功耗优化效果,优化速度大大提高.     

VSF:CMOS组合电路的静态功耗评估模型

为了解决利用晶体管级电路模拟分析CMOS电路静态功耗时模拟时间随电路规模增大迅速增加的问题,在分析晶体管堆叠效应对标准单元泄漏电流影响的基础上,定义了归一化堆叠系数和电路等效堆叠系数的概念,提出了基于电路有效堆叠系数的静态功耗评估模型.该模型可用于CMOS组合电路静态功耗估算和优化.实验结果表明使用该模型进行静态功耗估算时,不需要进行Hspice模拟.针对ISCAS85基准电路的静态功耗优化结果表明,利用该模型能够取得令人满意的静态功耗优化效果,优化速度大大提高.     

业界功耗最低的新型Spartan-3L FPGA系列

赛灵思公司日前推出业界功耗最低的FPGA—Spartan-3L^TM系列。这个新系列将静态功耗降低了98％，可以实现更低成本的冷却系统、体积更小、封装外壳更便宜、系统可靠性更高。Spartan-3L系列是赛灵思公司功率创新活动(XilinxPower Initiative)的关键组成部分，该活动的宗旨是使全公司都致力于提供能够满足用户迫切电源管理需求的解决方案。     

一种面向功耗免死锁三维全动态3DNoC路由算法

 随着近年来三维片上网络(3D NoC)技术的提出及不断发展,功耗问题已成为3D NoC设计中面临的严峻挑战之一.本文为3D NoC提出一种面向功耗免死锁三维全动态路由算法TFRA (Three-dimensional Full-adaptive Routing Algorithm).其以传统二维NoC奇偶拐弯模型为基础,将三维路由空间划分为8个象限,针对每个象限制定相应的路由策略,从而实现免死锁.采用SystemC系统级建模语言搭建的3D NoC仿真平台进行验证,结果显示TFRA算法在功耗性能指标方面较现有的三维路由算法有大幅提升.     

功能增加又如何多种方法降低3G手机系统功耗

目前,3G移动通讯面临设计方面的挑战在于如何实现系统的附加功能,比如如何在视频会议系统的应用中延长或保护电池的使用寿命.从系统的数字信号部分考虑,需要IC设计人员利用数学算法以及诸如核心电压和变频技术等方式降低CPU的功耗.     

集成了SmartCompile的FPGA设计工具 将速度提高6倍、性能提升30％，动态功耗平均降低10％

ISE9．1的运行速度提高了2．5倍，采用了SmartCompile技术，可在确保设计中未变更部分实施结果的同时，将硬件实现的速度再提高6倍，优化的布线算法可有效地利用65nm ExpressFabric技术的对角线对称互连资源，     

架构创新持续提升FPGA的性能与功耗水准——访Xilinx公司全球高级副总裁汤立人

近日,All Programmable FPGA、SoC和3DIC的领先企业赛灵思公司(Xilinx)宣布,延续28nm工艺创新,投片可编程逻辑器件(PLD)行业首款20nm All Programmable器件;发布行业第一个ASIC级可编程架构UltraScale。这些发布的背景和意义是什么?