基于像素点灰度差的Harris角点检测算法

针对Harris算法在图像处理过程中特征点提取实时性和抗噪能力较差、计算量大的问题,提出一种结合像素点灰度差的Harris角点检测算法。将被检测点与半径为3的邻近圆周上16个像素点作对比,以此计算非相似像素点的个数来确定候选角点,通过Harris角点响应函数提取角点,并结合SUSAN算法的思想去除伪角点。实验结果表明,改进算法提高了原算法的实时性,增加了角点提取的数量,并且能有效去除大多数伪角点,提高图像角点检测的速度和正确性。     

基于GPU的实时亚像素Harris角点检测

针对Harris角点检测精度和检测速度问题,利用现代图形处理器(GPU)对角点检测算法进行改进,提出一种基于GPU的快速亚像素Harris角点检测算法,该算法利用了GPU的并行处理能力和亚像素Harris角点检测算法的并行性特点。实验结果表明,对于分辨率为720×720的24 bit视频图像,该算法能够实现实时的亚像素级Harris角点检测。     

基于FPGA的自适应阈值Harris角点检测硬件实现

基于FPGA实现了一种自适应阈值Harris角点检测,用于解决低成本ARM处理器无法实时检测到目标角点的问题。该算法首先对整帧像素点进行预筛选,将筛选通过的点进行Harris角点检测,通过设置容忍距离剔除伪角点,得到最终角点并通过LCD屏实时显示。采用自适应阈值方法来解决单一阈值不适应于多样化环境的问题,使每帧(分辨率为480×272)都能检测到大约120个角点,在低成本FPGA芯片Spartan6 XC6SLX45上验证实现。实验结果表明,该实现方法处理速度为115 f/s,能高效准确地检测到目标角点,满足精度、稳定性和实时性要求。     

基于Harris角点检测的改进算法

Harris角点检测算法是图像匹配中使用非常广泛的特征提取算法.针对目前图像处理过程中尺度不变特征点提取的算法实时性较差,算法计算量比较大的问题,在Harris角点检测算法的基础上提出一种简化的算法思想:邻近像素采用对比的方法,从理论上分析算法的性能,实验中保证算法性能的同时实时性得到了提高.     

基于视频角点特征匹配的车速检测方法

针对传统特征匹配车速检测方法实时性较差的问题,提出一种改进的角点特征匹配车速检测方法。基于视频图像,采用混合高斯模型检测方法提取运动车辆目标,利用Harris算法检测车辆目标的角点特征,将运动估计和NCC匹配相结合,优化匹配区域搜索方法,对车辆目标角点进行角点粗匹配,再通过RANSAC算法进行角点精匹配和单视测量坐标转换以实现车速检测。实验结果表明,与传统方法相比,该方法的角点粗匹配速度提高400％,角点精匹配速度提高200％,车速准确性达到90％以上,能有效提高车速检测的实时性和准确性,满足实际车速检测的要求。     

基于改进Harris角点提取算法的网格图像破损检测

针对周界网格状围栏破损预警问题,提出一种基于改进Harris角点的网格图像破损检测算法。传统Harris角点提取算法需要对图像中每个像素点计算横纵方向上的一阶导数以及角点响应函数值,算法复杂度高,通过引入灰度“相似度”的参数来计算像素点与其周围像素灰度值的相似程度,从而滤除伪角点,减少Harris角点提取时间,最后通过分析角点分布信息来界定破损区域。对移动机器人采集的典型围栏破损图像进行了检测试验,由实验结果可看出,Harris角点提取时间大大减少,表明该算法有效且满足围栏破损检测实际应用要求。     

一种改进的快速角点检测方法研究

传统的Harris角点检测算法检测率和可重复率高,但无法满足实时性要求,而Trajkovic等提出的角点检测器虽然计算量小,但是易对边缘产生伪响应,针对这些问题,提出一种新的基于Harris的快速角点检测算法。该算法使用多格算法,并使用四个基础方向上最小强度变化作为预处理结果,再使用自相关矩阵得到角点的响应函数。实验结果表明,新算法改进了Harris 算法和MIC算法,能够有效地抑制边缘响应及纹理角点,并且能够满足实时性要求。     

基于AdaBoost算法的人脸检测在嵌入式系统中的实现

为解决人脸检测实时性问题,针对AdaBoost算法纯软件实现的瓶颈,提出基于FPGA平台的硬件加速策略,采用流水线处理技术实现积分图像的快速计算。实验使用PowerPC405处理器VirtexTM-Ⅱ Pro平台FPGA,在输入图像大小为352×288像素的条件下,检测速度达到每秒50帧,检测率为98%,误检率约1%,实现了实时人脸检测的要求。     

基于FPGA的运动目标实时检测系统设计

目标检测是智能安防领域中的重要研究内容,为满足安防检测系统的小型化和高实时性的使用需求,设计了一种基于FPGA (Field Programmable Gate Array,现场可编程门阵列)的运动目标实时检测系统,采用CMOS摄像头采集视频图像,DDR3 SDRAM作为视频图像帧的缓存介质,结合FPGA器件的可并行处理特点,采用流水线技术对帧间差分检测算法进行模块化处理,检测结果通过以太网传输至上位机,实现了图像采集和运动目标检测及显示。实验测试结果表明,该系统能够快速准确地检测出运动目标,稳定性高,实时性好。     

基于改进SURF算法的无人机遥感图像配准

针对无人机遥感图像畸变较大,而传统快速鲁棒(Speeded-Up Robust Features,SURF)算法不能提供足量兴趣点的问题,提出了一种基于Harris角点和SURF算法的无人机遥感图像配准方法。首先构建多尺度空间,并在多尺度空间下检测Harris角点作为兴趣点;然后计算各兴趣点的64维SURF描述子;最后运用K-d树匹配搜索策略得到两幅图像的匹配点对。将该方法与传统SURF配准方法进行实验对比,实验表明改进算法在保证实时性的情况下可以获得更多的匹配点对,并具有更高的配准精度。     

基于FPGA的实时双目图像采集与预处理系统设计

针对目前智能交通监控系统中动态目标数据量大、噪声干扰多、实时性要求高等问题,设计了基于FPGA的实时双目图像采集与预处理系统。利用FPGA的并行特性和流水线技术,实时采集双通道图像数据,且通过DDR3 SDRAM缓存,再将其用拼接方式输出显示;采用像素排序流水线操作,实现了基于FPGA的并行中值滤波算法,提高了算法处理速度。试验结果表明,所设计的双目图像采集与预处理系统能够实现图像的实时采集与显示,并能快速地进行图像降噪处理。     

An FPGA implementation for real-time edge detection

The Hessian matrix-based edge detection algorithm of Dr. Carsten Steger has the advantages of high accuracy and versatility. However, this algorithm has a complex and time-consuming computation process. Large-scale Gaussian convolution also employs a large number of multipliers when implemented on a field programmable gate array (FPGA). To address these problems, an FPGA implementation for Steger’s edge detection algorithm is proposed. This implementation employs pipeline and parallel architectures at both task and data levels for data stream processing. The original kernels of Gaussian convolution are simplified with box-filter to convert the multiplication operation in the convolution into addition, subtraction, or shift operations with the concept of integral image, thereby minimizing the multiplier resources. The proposed FPGA implementation demonstrates a favorable accuracy and anti-noise capability when dealing with different degrees of blur and noise in an image. Therefore, the FPGA implementation can satisfy real-time edge detection requirements.     

基于FPGA的实时Hough变换

为解决Hough变换实时性差的问题,提出一种基于现场可编程门阵列的实时Hough变换方法。采用分角度映射方法使Hough变换在空间上并行运算。设计一种基于流水线的计算结构,实现Hough空间参数计算与存储的时间并行性。通过双口RAM,在单个时钟内完成参数空间的一次投票操作,提出一种适合在FPGA中实现的快速寻找极值的二次搜索算法。与DSP进行效率对比实验,结果表明该方法效率较高,能满足实时性处理要求。     

Harris角点结合金字塔光流法的目标跟踪算法设计研究

针对现存很多跟踪算法在速度和准确度方面很难满足嵌入式跟踪开发的需要,提出一种基于Harris角点和金字塔光流法的快速跟踪算法,并详细给出了DSP-FPGA的硬件设计。首先,使用Harris角点提取目标角点特征;然后,使用金字塔光流法为后续视频帧匹配角点;最后,基于角点的质心跟踪算法用于匹配目标的重心,确定目标的位置,重心跟踪算法可以较好地抵消由于旋转或扭曲带来的形变问题。在硬件实现过程中,FPGA方便电路设计,使用硬件描述程序语言实现硬件算法、逻辑控制和外部接口,DSP则运行目标跟踪算法。实验结果验证了本文硬件实现算法的有效性,相比于AVT21开发板的质心跟踪算法、相位相关跟踪算法和金字塔相关性跟踪算法相比,本文算法在平均重叠和平均中心误差方面具有一定优势,在720p的视频流上可以满足25fps。     

FPGA–DSP co-processing for feature tracking in smart video sensors

Motion estimation in videos is a computationally intensive process. A popular strategy for dealing with such a high processing load is to accelerate algorithms with dedicated hardware such as graphic processor units (GPU), field programmable gate arrays (FPGA), and digital signal processors (DSP). Previous approaches addressed the problem using accelerators together with a general purpose processor, such as acorn RISC machines (ARM). In this work, we present a co-processing architecture using FPGA and DSP. A portable platform for motion estimation based on sparse feature point detection and tracking is developed for real-time embedded systems and smart video sensors applications. A Harris corner detection IP core is designed with a customized fine grain pipeline on a Virtex-4 FPGA. The detected feature points are then tracked using the Lucas–Kanade algorithm in a DSP that acts as a co-processor for the FPGA. The hybrid system offers a throughput of 160 frames per second (fps) for VGA image resolution. We have also tested the benefits of our proposed solution (FPGA + DSP) in comparison with two other traditional architectures and co-processing strategies: hybrid ARM + DSP and DSP only. The proposed FPGA + DSP system offers a speedup of about 20 times and 3 times over ARM + DSP and DSP only configurations, respectively. A comparison of the Harris feature detection algorithm performance between different embedded processors (DSP, ARM, and FPGA) reveals that the DSP offers the best performance when scaling up from QVGA to VGA resolutions.     

基于FPGA的数字水印提取系统的设计

针对传统软件实现数字水印系统难以满足实时性的问题,提出了基于现场可编程门阵列(FPGA)的硬件实现方案。通过对数字水印提取系统进行深入研究,设计了易于FPGA实现的数字水印算法和适用于5/3小波变换的算法结构,并进一步设计出与算法相对应的新的水印提取结构。该结构体现了流水线和高度并行性,计算效率高,具有体积小、功耗低、实时性强等特点。经仿真验证证实了所设计系统的正确性,算法结构具有广泛的适用性。     

基于ZYNQ的行人检测系统的设计与实现

随着行人检测技术的发展和应用,迫切需要能够进行实时处理的嵌入式行人检测系统。采用ZYNQ-7000作为算法平台,设计一种基于HOG与AdaBoost级联分类器的行人检测系统。利用FPGA的并行特性,采用流水线结构替代传统的串行结构,实现HOG算法加速;将AdaBoost级联分类器保存在FPGA的BRAM中,通过查找表的方式,在单个时钟周期内即可完成匹配判断。利用ZYNQ的软硬件协同设计,根据功能和资源进行软硬件分工,提高系统性能。实验结果表明,该设计方法在保持同等检测性能的条件下,检测速度相比ARM片上系统提高了44倍。     

基于改进SIFT特征的双目图像匹配算法

针对SIFT（尺度不变特征变换）算法无法准确定位物体形状特征的问题,提出了一种结合了Harris角点和SIFT算法的立体匹配方法。在DOG尺度空间提取Harris算子作为图像的特征点并为每个特征点定义主方向,计算出特征点的32维特征向量描述子并用BBF算法检索同名特征点之间的欧式距离进行匹配。在降低SIFT算法的时间复杂度的同时提高了算法提取特征点的形状意义,在双目图像匹配实验中取得了较好的结果。