并行结构的AVS帧内预测编码器

分析了AVS高清实时帧内编码的实现难点,提出一种基于并行流水的AVS帧内预测编码器硬件架构.提前模式抉择,实现整数变换和量化模块的流水处理,以及预测部分的六路并行数据通路的流水处理,提高了数据处理能力.另外,在分析AVS帧内预测各模式算法的基础上,将亮度块和色度块具有相同预测值求解算法的模式共用同一个预测器,优化资源利用.实验结果表明,该电路在49 MHz时钟下工作时,能够实时编码1280×720,25帧/s的视频图像.     

AVS解码器帧内预测模块硬件优化设计

根据AVS标准中的帧内预测算法特点提出一种用于AVS解码器的帧内预测硬件模块优化设计方案,该设计使用两维滤波单元对参考数据进行处理,每个块的帧内预测运算在8个时钟周期内完成.与此同时,结合寄存器的移位操作简化参考数据选择机制,避免大量高位宽数据选择器的使用,减少资源的消耗.综合结果表明,该设计满足高清图像的实时解码需求.     

AVS解码器自适应帧内预测的硬件实现

分析了先进音视频编码标准（Audio and Video Standard,AVS）的帧内预测算法,提出了实现自适应帧内预测的硬件架构。该硬件架构采用8×8块级自适应流水线,利用滑动窗口获取片上存储器中的参考样本,使用8个并行的处理单元（PE）计算预测值,用脉动阵列实现复杂色度Plane模式预测值的计算。基于Verilog HDL硬件描述语言实现设计并进行功能验证,仿真和综合结果表明设计符合要求。     

基于FPGA的AVS编码器帧内预测实现

针对帧内预测的快速算法,由于DSP架构软件顺序执行的局限性难以满足实时性要求,而FPGA以其高速的计算速度和强大的并行处理能力成为H.264和AVS编解码的理想平台。本文在FPGA平台上采用资源共享、高并行和多流水线结构实现了亮度帧内预测算法。该方法在分析AVS帧内亮度5种预测模式的基础上,将像素预测与模式判决在一个模块中完成,并且利用各模式预测的相似性,实现运算单元共享和多种模式并行执行,兼顾了处理速度和实现代价。仿真及综合结果表明该设计能够完全满足标清(704×576,30f/s)数字视频的实时处理要求。     

基于FPGA的AVS帧内预测电路设计

提出了一种AVS高清视频编码器帧内预测模块硬件结构。通过对AVS帧内预测各个预测模式的分析,设计了帧内预测编码流水线结构和模式预测运算单元电路。根据各预测模式的编码运算关系,合理安排流水线结构,采用8 bit数据并行流水处理,实现了高清视频帧内预测实时编码。将除Plane模式之外的其他预测模式采用同一硬件电路来实现,对运算比较复杂的Plane模式单独设计了硬件结构,节省了硬件资源。     

AVS帧内预测算法及其解码器的硬件实现

文章介绍了AVS帧内预测解码模块的硬件实现,概述了AVS视频编解码标准的帧内预测技术,重点讨论了AVS帧内预测各模式的算法,并将AVS的帧内预测技术与H.264的帧内预测技术进行了性能比较,分析了AVS帧内预测的算法复杂度,在此基础上设计了AVS帧内预测解码模块的硬件实现,并提出了一种可重构的帧内预测计算单元的实现方法。     

AVS帧内预测模式改进

目前视频编码标准帧内预测主要利用邻近的左侧块,上侧块和右上侧块的像素,未采用右侧块和下侧块像素,并不是因为右侧块和下侧块和当前块相关性不强,而是因为在解码端,右侧块和下侧块需要参考当前块数据才能解码显示。针对右侧块帧内预测模式为垂直模式,可以采用右侧块对当前块预测,提出一种新的预测模式左右均值模式。以AVS为例,对编码端和解码端做出相应修改。实验结果表明,在编解码复杂度增加很少的情况下,编码信噪比增加约0.02 dB,编码码率降低约1.22%。     

AVS视频解码中帧内预测模块的硬件化设计及SoPC验证

论述了适用于AVS解码器的帧内预测模块硬件化设计,提出了一种关键路径更短、占用资源更少的可重构运算单元(PE),利于流水线设计,可以提高运行频率。在参考样本管理方案中采用了一种环形RAM预加载方案,可以有效地提高预测速度。通过在Cyclone Ⅱ FPGA上进行测试,证明该帧内预测模块可正常工作在100 MHz频率下,解码速度提高了19.4%。     

基于FPGA的AVS帧内预测的研究与设计

本文通过对AVS视频标准中帧内预测算法的研究,提出了一种新的基于FPGA的AVS解码器帧内预测模块的设计方案。文中设计的通用运算单元,提高了硬件资源的可重构性,降低了帧内预测的计算复杂度。设计中采取有效的控制逻辑,对复杂的plane模式进行预处理,提高了预测速度。上述设计已通过RTL级综合及仿真,并在结合AVS参考模型RM52j和ver-ilog语言的DPI接口建立的验证平台上,验证了该模块功能的正确性。     

快速AVS帧内预测算法

针对AVS(Audio Video code Standard)帧内预测中选择最优编码模式流程复杂的问题,提出一种快速帧内预测编码的算法。通过分析AVS帧内预测编码的原理及其在参考软件GDM2.1中的代码实现,推导出判定零系数块的阈值。该快速算法根据零系数块的判定阈值条件判定当前块,对于零系数块,直接编码cbp元素,提前中止帧内预测编码,避免了后续的复杂流程;对于非零系数块,采用时域SAD(Sum of Absolute Difference)与频域SATD(Sum of Absolute Transformed Difference)相联合的快速选择算法,排除了40%~80%的不可能预测模式,对余下的模式采用率失真代价函数的方法选取最佳预测模式。经实验验证,在PSNR(Peak Signal to Noise Ratio)降低0.25 db和码率增加2%之内,AVS编码时间减少了40%以上,大幅度提高了编码效率。     

基于一维数据块的AVS视频帧内编码算法

针对AVS（Audio Video Coding Standard,音视频编码标准）视频部分帧内预测中固定三抽头滤波器难以适应纹理类型变化、预测精度低的问题,基于相邻一维数据块（像素行或者像素列）之间纹理一致性更强的特点,提出了基于一维数据块的帧内自适应滤波编码算法,将固定三抽头滤波器扩展为自适应滤波器,以一维数据块为单位生成预测,解决参考像素与预测像素之间距离较远所带来的相关性差、预测不准确的问题。利用最小二乘方法,对已编码的相邻一维数据块进行自适应滤波预测,计算得到最优的三抽头滤波器,将其直接作为当前一维数据块的自适应滤波器,从而避免了自适应滤波器系数的传输开销。实验结果表明：新的帧内编码方法能够提高现有AVS视频帧内编码效率平均达到0.324 dB,最高达到0.879 dB,而且编码性能高于帧内模板匹配方法平均0.120 dB。所提出的方法在新一代的视频编码标准AVS2.0的制定中具有广阔的应用前景。     

视频编码中帧内预测算法研究及性能比较

H.264是ITU和ISO联合制定的新一代视频编码标准,在多方面做出了改进.H.264标准中采用的空域帧内预测算法,有效提高了编码效率和预测精度.该文详细对比和分析了MPEG-4、WMV9所使用的频域帧内预测算法和H.264所使用的空域帧内预测算法,通过对各种测试序列的仿真,证明空域帧内预测算法能够有效提高编解码系统的整体性能.     

AVS视频编码标准技术回顾及最新进展

AVS(audio video coding standard)工作组是“数字音视频编解码技术标准”工作组的简称,由国家原信息产业部科学技术司于2002年6月批准成立.工作组的任务是制(修)订数字音视频的压缩、解压缩、处理和表示等共性技术标准,为数字音视频设备与系统提供高效经济的编解码技术.经过10多年的努力,AVS已经成功制定一系列标准,如AVS1,AVS+和AVS2.其中AVS1和AVS2的说法源于AVS第1阶段和第2阶段的工作或第1代、第2代标准.AVS+是工作组专门为高清数字电视广播制定的一个标准.目前AVS1和AVS+标准已经制定完成并成功应用于许多行业中,AVS2也即将完成.将对AVS的AVS视频标准12年来的技术发展过程给以概述,并简单介绍目前最新一代视频编码标准AVS2关键技术,最后对视频编码技术的未来发展方向予以展望.     

空间可扩展视频编码中增强层上的帧内预测算法研究

针对空间可扩展视频编码,提出了一种新的增强层上的帧内预测算法。该算法充分考虑了相邻层间所固有的空域相关性,在无法正确获取本层邻块预测值的情况下,利用基本层上插值放大后的解码,通过重构宏块来对增强层上的编码宏块进行帧内预测。此外,还在预测过程中,通过引入与图像纹理特征相关联的自适应加权因子对(Wv,Wh)来进一步提高新算法的编码性能。实验结果表明,与H.264标准中的帧内预测算法相比,新算法在保持原有码率和不增加额外的计算复杂度的前提下,可一定程度地提高亮度分量的PSNR值,因此可以作为空间可扩展视频编码中增强层上的帧内编码方案。     

基于SAD和SATD的H.264快速帧内预测算法

H.264在空域上进行多模式帧内预测,用RDO准则选择最优模式,提高了压缩率,但是增加了计算复杂度。该文提出一种快速帧内预测算法,利用SAD值对Intra_4×4方式进行预判,根据SATD特征排除可能性小的Intra_4×4预测模式。实验结果表明,该算法在保持峰值信噪比基本不变和码率略增的情况下,可节省69.3%的帧内编码时间。     

一种新的AVS指数哥伦布码算法

指数哥伦布码是AVS 视频压缩标准中熵编码的重要组成部分。在研究指数哥伦布码的特点及其编解码算法的基础上,利用哥伦布码码字的二进制大小与编码码值的数学关系,提出一种新的指数哥伦布编解码算法。尤其是在指数哥伦布解码方面,摒弃变长码只能逐位读取、逐位判断计算的思路,采用32 bit读取并用设定公式计算的方法。实验结果表明,该算法比AVS参考代码中的指数哥伦布编、解码方法所用时间分别缩短约10%和30%。     

基于FPGA的H.264帧内预测实现和优化

在使用硬件电路进行H.264编码时,为提高帧内预测运算速度,减少硬件电路面积,提出一种基于现场可编程门阵列(FPGA)的H.264帧内预测硬件电路的实现和优化解决方案。利用FPGA的并行处理能力和同模式下帧内预测数据冗余对硬件电路进行优化。使用Verilog语言进行模块设计,仿真平台为Modelsim,在Altera CycloneII EP2C20F484C上的实现,验证了该硬件电路结构的高效性及实用性。