一种进位链TDC的实现及其抽头方式研究

采用Xilinx公司的Kintex-7内部的进位链,实现了时间数字转换器(Time to Digital Converter,TDC)。采用码密度校准方法 对TDC进行逐位校准,标定了TDC的码宽。码密度校准过程中发现,不同的进位链抽头位置会导致TDC的码宽不同、非线性不同,研究了2抽头、 4抽头方式下的TDC的码宽和非线性,在“0tap+3tap”的2抽头方式下,TDC可以获得较好的线性,时间分辨率为25 ps(对应最低有效位(Least Significant Bit,LSB)),微分非线性范围为-0.84～3.1 LSB,积分非线性范围为-5.2～2.2 LSB。     

一种基于TDC的相对频差测量方法

提出了一种基于时间/数字转换器( TDC)的频率差测量方法.该方法使用延迟链和参考时钟结合的TDC直接数字量化频率差.测量系统与非线性标定模块均在现场可编程门阵列( FPGA)中实现.为了对频率差检测精度进行评估,使用振荡器作为仿真输入信号进行了实验.结果显示:所提出的测量方法对ΔF/F的测量噪声可以达到1 ×10-8/ 槡Hz.在实验结果的基础上,对测量噪声的来源进行了分析.     

单极性ADC静态参数的测试方法

模数转换器（ADC）的静态指标包括微分非线性（DNL）和积分非线性（INL）,测量静态参数的主要方法为码密度直方图法。传统的码密度直方图法对输入正弦波的幅值的计算精度有较高的要求,提出了一种基于码密度直方图的归一化处理的平台方案。根据测试要求,选取符合要求的测试激励幅值输入,从而对归一化处理后的方案有效性进行验证。实验结果表明进行归一化处理降低了正弦波幅值的变化对于码密度直方图法的影响,提高了码密度直方图法测试的稳定性。     

TDC-GP21电场式圆时栅传感器信号处理系统设计

针对时栅传感器信号处理系统需要高精度时间间隔测量的需要,设计了一种基于TDC-GP21芯片测量时间间隔的时栅信号处理系统.采用FPGA控制TDC芯片的高精度测量模式对整数部分时间脉冲进行计数,小数部分时间脉冲采用门电路延迟进行细测,使时间测量更为精确,从而提高了时栅位移传感器的分辨率;通过校准测量对测量结果进行补偿修正,减小了测量误差.实验结果表明:采用该系统后72对极的圆时栅在0°～360°测量范围内,传感器的原始测量精度达到±1″,分辨率为0.036″.     

实现工艺误差校准的脉冲宽度调制温度传感器

设计了一种脉冲宽度调制结构的温度传感器.采用了环形延迟阵列替代传统冗长的延迟阵列.针对该类型温度传感器精度较低的问题,分析了传感器工艺误差产生原理,在此基础上,设计误差校准电路.校准电路功能采用现场可编程门阵列(FPGA)验证,结果表明符合设计要求,可实现校准功能.采用SMIC 0.18 CMOS工艺对温度传感器电路进行仿真,结果表明:温度传感器温度范围为-20 ～60℃时,分辨率为1℃/LSB.     

基于FPGA的伪码快速搜索系统的研究与设计

针对基于CDMA导频的无源定位系统所涉及的伪码搜索问题,提出利用先验信息加快伪码搜索速度的策略;依照该策略重点完成了伪码搜索系统的FPGA设计;该设计通过一个时序控制模块较好地解决了PN码发生器与算术逻辑单元的协调配合、PN码的捕获与跟踪、算术逻辑单元的分时复用等技术问题;通过Quartus Ⅱ与ModelSim的联合仿真,验证了该策略及其在FPGA设计中的正确性,同时表明了系统在-20dB的高斯白噪声干扰下,进行伪码搜索的时间小于100 ms,码片同步精度小于1/8码片宽度。     

基于FPGA的高精度科学计算加速器研究

探索了 FPGA平台加速高精度科学计算应用的能力和灵活性.首先,研究科学计算中最常用的操作——向量内积,提出基于定点操作的精确向量内积算法.以IEEE 754-2008标准的四精度(Quadruple Precision)浮点算术为例,在FPGA平台上设计了一个基于全展开方法的全流水四精度浮点乘累加单元(QPMAC):提出两级存储策略精确存储乘累加和;采用保留进位累加策略减少定点加法器位宽、简化进位处理、优化关键路径;引入累加和划分策略,实现流水吞吐率.最后,在XC5VLX330 FPGA芯片上设计一个LU分解和MGS-QR分解加速器原型来验证QPMAC的性能.实验结果表明,与运行在Intel四核处理器上的基于OpenMP的并行算法相比,集成4个QP-MAC单元的加速器能获得42倍到97倍的性能提升,并且能获得更高结果精度和更低能量消耗.     

一种专用进位链优化设计

提出了一种适合FPGA高效运算的专用进位链结构.基于应用范围方面的考虑.我们先对典型的行波进位做了一定的改进.目的是增强逻辑模块的功能实现能力和提高运算速度.提出进位链设计的策略.设计一种基于高效加法器像选择进位、超前进位的进位新结构.结果表明这种优化设计提高了芯片的运算速度,同时比现有的结构要快2倍左右.     

RSA算法在FPGA上的实现

为解决提高RSA算法的加密速度保证加密的安全性,提出了在FPGA上实现RSA算法.通过分析RSA算法将该算法分解成模乘运算,模乘的求解采用改进的蒙哥马利算法实现,并通过脉动阵列的方式消除蒙哥马利算法中的长整数进位,有效降低了延迟提高加密速度.同时为了降低FPGA的资源占用,RSA算法采用流水线方式实现脉动阵列,并通过软硬件的协同合作完成算法中素数的判定生成算法参数.在FPGA上下载验证1024位的RSA算法,实验结果表明,采用上述方式实现的RSA算法能占用较少的资源并达到较快的加密速度.     

有限转角直流无刷电机的建模与实现

有限转角直流无刷电机是靠改变输入的PWM的占空比驱动的,由于系统存在多变量和非线性,传统的方法难以建立准确的模型,导致控制精度低.提出一种采用对输入PWM进行采样计数的方法建立PWM与电机电枢两端电压的关系,再辅助ISE开发FPGA对电机进行模型实现的新方法,建立了一套测试系统中有限转角直流无刷电机仿真系统模型.通过模型校准和仿真结果分析,证明了方案的有效性.将模型进行FPGA实现,代替实际电机应用于测试系统中,验证了模型具有高精度与可靠性.     

Optimization of a Time-to-Digital Converter and a coincidence map algorithm for TOF-PET applications

This contribution describes the optimization of a multichannel high resolution Time-to-Digital Converter (TDC) in a Field-Programmable Gate Array (FPGA) initially capable of obtaining time resolutions below 100 ps for multiple channels. Due to its fast propagation capability it has taken advantage of the FPGA internal carry logic for accurate time measurements. Furthermore, the implementation of the TDC has been performed in different clock regions and tested with different frequencies as well, achieving improvements of up to 50% for a pair of channels. Moreover, since the TDC is potentially going to be used in a trigger system for Positron Emission Tomography (PET), the algorithm for coincidence identification has been subjected to tests in order to estimate the impact on occupied resources and the execution time. This time has been optimized, resulting in speed improvements of up to 20% while preserving occupied resources.     

基于伪码测距高度表实现高精度测量的方法

针对伪码测距高度表增大测高范围和提高测量精度矛盾的情况,给出了一种在提高伪码测距高度表的测高精度时不影响测高范围的方法,并利用现行电子元器件的精确和高速处理能力来实现;该方法引入频率为伪随机序列码元频率的M倍的脉冲序列,通过对其单个脉冲的增减,得到本地伪码与接收伪码在码片内的准确延时,从而提高高度的测量精度;仿真结果表明,使用FPGA实现此方法既能满足高度表提高测量精度的要求,同时也满足测高范围大的要求。     

STM32与FPGA的B码时统解码设计

针对B码时统解码的精度及硬件使用效率等问题,结合B码原理,从应用角度出发,提出一种新型的B码的解码方案。利用微控制器STM32辅助可编程逻辑器件（FPGA）,进行全局解码设计。测试表明,DC码的秒头精度误差控制在ns级,且DC码和AC码解码所提取出的时间信息都非常准确。     

基于时差法的外夹式超声波流量检测系统的设计与实现

外夹式超声波流量计因具有无需破坏管道、便于安装、维护成本低等优势,而广泛应用于石油传输、流量跟踪、给排水等测试领域。设计了一种基于时差法的外夹式液体超声波流量检测系统,采用FPGA与单片机结合的系统架构,其中单片机负责数据的处理、显示和输出,FPGA负责逻辑控制以及为硬件电路提供驱动信号,TDC-GP22高精度计时芯片用来测量超声波的渡越时间。采用DAC电路实现可变甄别信号基准技术。最后,搭建了外夹式超声波流量计测试平台,试验结果表明,研制的样机有效地提高了超声波流量计的测试精度,在层流区误差小于4%,在湍流区误差小于2%。     

FPGA的数字脉冲延时发生器设计

本文主要介绍了一种数字式脉冲延时发生器的设计方法,该方案是基于Altera(被Intel收购)的Cyclone Ⅳ系列FPGA实现的,为了同时满足高延时分辨率与大的可调范围,采用了粗细结合的延时方法,粗延时通过计数器法实现,细延时通过AD9501专用延时芯片实现;为了让用户与系统进行通信,在FPGA内部构建了Nios ...     

基于FPGA的秒表检定仪的设计

针对秒表检定规程已经更新和检定仪携带不便的问题,提出了一种基于FPGA的秒表检定仪设计方法。首先,该秒表检定仪的设计方法采用Verilog硬件描述语言,以QuartusⅡ为设计平台,采用模块化设计,利用FPGA的高时间精度,数码管驱动电路精准地动态显示计时结果,并且创新性地采用电/机转换装置为撞表机构,更精准地触发秒表,提高了检测被检秒表的准确性。其次,该秒表检定仪采用模块化设计,主要由分频模块、功能控制模块、计时模块、时间设置模块、位置设置模块、显示控制模块、舵机控制模块组成。系统采用自上而下的模块设计方法,并且本设计具有外围电路少、集成度高、可靠度强等优点。实验结果表明,该秒表检定仪测试数据时间精度高,能很好地检测秒表的计时准确性,并且携带非常方便。     

时滞控制及其应用

时滞控制研究的是如何有意识地、合理地在控制器中引入时滞来改善控制系统的性能, 主要由时滞滤波、时滞观测、时滞学习控制三个分支组成. 时滞滤波器利用时滞来滤除按指数衰减的正弦信号, 主要应用于抑制柔性机构的残留颤抖; 时滞观测器利用时滞来观测系统存在的不确定性以及受到的外部干扰, 从而实现系统的鲁棒控制; 时滞学习控制器利用时滞来学习任意周期的周期信号, 实现对任意周期信号的无差跟踪. 系统地提出了时滞控制的概念, 阐明了时滞控制的研究目的和主要研究内容, 综述了时滞控制的研究现状、应用实例, 并提出了一些值得深入研究的问题.     

A new method for digital encoder adaptive velocity/acceleration evaluation using a TDC with picosecond accuracy

In this paper, a new methodology for deriving the velocity and the acceleration information of a digital encoder through processing its pulse train, is presented. The proposed method is based on accurate time measurement (with picosecond accuracy) as well as encoder pulse counting in adaptively changing time intervals, providing thus a wide-range velocity evaluation with very good accuracy. The method offers better response times at low speeds and very high-accuracy at the full range of measured velocities. By using the proposed method, the velocity measurement accuracy is improved compared to currently known methods, since high-resolution time-to-digital converters (TDC) are included in the design. The increased accuracy in velocity measurement allows the application of the simple arithmetic differentiation method on the velocity information in order to derive the acceleration, which in other cases would not be suggested due to accumulated quantization noise. A digital signal processor (DSP) also allows the implementation of numerous other methods to calculate acceleration. The proposed configuration has been implemented in specific hardware (FPGA), reserving thus the computational power of the system controlling DSP for high-level control tasks.     

Model Predictive Control for Discrete‐Time Systems with Random Delay and Randomly Occurring Nonlinearity

In this paper, the model predictive control problem is investigated for a class of discrete‐time systems with random delay and randomly occurring nonlinearity. The randomly occurring nonlinearity, which describes the phenomena of a class of nonlinear disturbances occurring in a random way, is modeled according to a Bernoulli distributed white sequence with a known conditional probability. Moreover, the random delay is governed by a discrete‐time finite‐state Markov chain. The approach of delay fractioning is applied to the controller synthesis. It is shown that the proposed model predictive controller guarantees the stochastic stability of the closed‐loop system. Finally, a numerical simulation is given to illustrate the effectiveness of the proposed method.