高速图象应用的4结构和CMOS 256k位动态RAM的研制

在256k×1位结构的标准产品基础上,具有高速存取功能、作图象存贮器应用的64k×1位和32k×8结构等各种各样的第二代256k动态RAM正在研制成功。外围电路采用CMOS结构也很引人注目。不久,这些产品除×1结构之外,将占256k RAM总数的30％。最引人注目的是周期时间小于50ns的静态列式CMOS型,以及供图象应用的双通道64k×4位产品的新应用研究。     

图象用双通道256k位存储器

在日本国内外,目前有10家以上的公司正在同时研制可能应用于图象领域的随机存取和串行存取的专用256k位动态存储器。日本电气公司以位影象显示的帧缓冲器为目标,已经有样品出售。这种产品中,想把用于该领域的存储器从64k转向256k。国际标准化工作也在进行中。24引线的64k×4位结构和22引线的256k×1位结构的两种方案都有可能在1985年中采用。研制专用动态存储器的高潮已经到来。     

简讯

最近国际商用机器公司(IBM)的半导体存贮器部和Intel公司签定了一个技术转让合同,IBM公司将得到用于制造64K位动态RAM的HMOS—Ⅲ技术,使IBM公司现有的64K位存贮器速度提高一倍。根据协定,IBM公司可获得并复印Intel公司的第二代64K位动态RAM(2164A)的设计资料,这种RAM的标准存取时间为150ns。     

前言

从1970年开始,十几年来MOS DRAM的销售量按位计算平均每年增长2.2倍。存贮器的销售量不断增长,使用存贮器的机械和设备在迅速扩展,同时,一台机器或设备中所使用的存贮器的位数也在不断增加。大型计算机、小型和微型计算机以及各种专用计算机普遍装备了64k存贮器。现在,不仅一个系统中使用的存贮器的位数增加了,而且要求系统的体积越来越小,价格越来越低,功能越来越多。这就要求存贮器有更高的位数,更小的体积,并能可靠稳定地工作。半导体256k DRAM的出现便成为必然的了。     

77-1型微计算机

中国陕西微电子研究所采用该所研制的大规模集成电路,于1978年研制成功了一种新型的77-1型微计算机。该机的技术指标是:基本字长16位,最多可进行64位字长的运算;基本指令23条,可进行多倍位长操作;采用微程序控制技术,共用100条微指令;主频为50kHz,微指令工作周期为2μs;主存贮器采用N沟硅栅MOS存贮器(RAM-1k     

实时图象处理系统设计

本文提出一个适合于运动目标的识別、跟踪和控制的实时图象处理系统的方案。方案以实用、造价低、便于推广为原则,专门设计了图象输入输出控制器(PIOC)和图象选择变换器(PSC)两个接口电路把64K×2的图象存贮器与微型机联接起来,再增加一个从CPU组成一个实时图象处理系统。该系统结构上以双图象存贮器双CPU为特点,工作方式上以输入-处理和显示打印并行为特点,使图象采集及调入系统的时间得到最大限度的压缩(仅需20ms),同时整机的处理速度也得到提高。该方案对微型机并未严格规定,因此便于推广。     

采用1.5gm微细CMOS技术的64kSRAM

近几年来,随着半导体存贮器集成度的提高,高速静态RAM正以16k、64k产品为中心持续地向前发展。为适应不断扩大的应用领域的要求,在其位结构、封装形式等方面产品也会多种多样。另外,通过产品多样化,位成本的降低等,促进了超大型计算机的主存贮器、个人计算机的高速缓冲存贮器等新的、大的应用领域的飞速发展,对高速静态RAM的需求量必将与日激增。     

日本冲电气工业公司研制的MSM41256型、MSM41257型256kDRAM

MOS动态存贮器从1971年的1k位DRAM问世以来,一方面连续保持3年增长4倍的规律,另一方面经常不断促进着当时最高水平的批量生产技术,迎来了今天的256k时代。由此,从大型计算机到专用计算机都广泛使用动态存贮器,它们不外乎要求     

MN41256型256k DRAM

半导体存贮器集成度的提高是惊人的,随着每位单价的下降,市场对集成度提高的要求愈来愈强烈。作为1981年开始大量生产的64k位动态RAM(64kDRAM)的下一代产品的256kDRAM现已达到     

256k双端口存储器

本文将报告一个64k×4的DRAM256k双端口存储器,加上一个虚拟异步256×4串行读出存储器。 虽然已经报告过这种类型的存储器,但这种存储器具有适合先进的图象应用的特点。简述如下。 来自串行端数据即使在数据正在传送时也可连续读出。对任何显示尺寸来说,这一     

亚微米VLSI存储器电路

本文将描述未来VLSI存贮器实现亚微米器件工艺所必需的电路技术。这些技术包括一个片内错误校验和校正电路(ECC电路),一个阈值差分补偿放大器和一个片内电源电压转换器。为此,设计和制造了一个0.25Mb CMOS动态RAM试验电路。 用单晶体管元件设计VLSI存贮器时,α引起的软误差是一个很严重的问题。解决办法是采用双向奇偶校验的片内ECC电路技术。图1示出一个具有片内ECC电路的RAM的逻辑图。除(k×m)基本存储单元外,(k m)奇偶单元也与每个字线相连。沿着同一字线的所有单元构成双向奇偶校验的ECC数据集。基本存贮器单元中的每个这种数据单元都属于两个虚数组:V和H。在读周期内,出现了两种奇偶校验,采用兆位V组、千位H组和2位     

电容耦合式两相电荷耦合器件

本文提出了一种新颖的电容耦合式两相电荷耦合器件。介绍了利用处于电浮置的耦合电容分压而获得非对称势阱的理论计算方法和结果。利用电容耦合原理制成了一个64位表面N沟道两相CCD图象传感器,该器件在0.8M_(HZ)频率下工作时,转移效率可达99.96％,电荷处理能力高于3×10~(11)个电子/cm~2。实际测量的电容分压与理论计算相符。对实验结果进行了讨论。     

红外图象实时输入系统的设计

介绍了用微机控制红外成像跟踪的图象实时输入系统。该系统硬件设计有以下特点:(1)设计两个完全相同的图象存贮器,轮流作为主计算机可扩充的内存;(2)设计一个多路硬件开关,使两个存贮器周期地与主机疏通与隔离,以实现存贮器工作状态的转换;(3)采用双CPU结构,使输入输出管理由一个专用从机完成,主机主要处理图象信息;(4)采用最快     

容错256K存贮器的设计

报导了一系列256k存贮器的设计,它们都将错误校正编码集成进存贮器结构中去。从简单的单一错误校正乘积码起,成功的设计在编码能力、存取延迟及通讯和计算的复杂性方面寻找折衷方案。在最有效的设计中,所有256k位被编制形成一个代码字,这是从一个摄影平面导出的双重错误校正和三重错误检测码。因为所有的位都是这个单一代码字的元素,所以编码效能很高,所需要的奇偶校验位仪增加了存贮容量的大约百分之三。单一的错误校正可以在读的时候进行,而只比通常无冗余的存贮器附加很少延迟时间。多个错误校正可以由存储器管理系统来进行。各种失效模式,包括组成64×64子矩阵之一的整个一列失效也是可以容许的。写入存储器包括一个读写周期,比般的存储器稍微慢一点。     

东芝公司的TMM41256C/P

MOS动态RAM于1970年1k位实用化以来,以3年4倍的比率继续向大容量化发展,现在64k位正在大批量生产。从16k位向64k位发展,作为前进中的技术问题,除所谓4倍集成度以外,工作电压从3电源方式(+12v、+5v、-5v)变成单电源(-5v)方式。而更进一步向256k位开发前进将带来如下问题。即,     

微计算机程序设计三例

<正> 1.颠倒数据存贮顺序的程序当脱机运用时,象数字卷积,快速付里叶变换和离散型付里叶变换这些计算需要颠倒所贮存数据的顺序。通常,是把数据写入另一个存贮字块,但这种方法需要足够大的存贮两倍数据的附加存贮器。这种情况在微计算机系统内是不理想的。另一种方法就是以成对码的方法对换第一个和最后一个记忆位置的数据字节,然后对换第二个和倒数第二个记忆位置的数据字节,以此类推。这样,如果在存贮字块中有k+1数据字节,那么完成数据颠倒就需要k/2次对换(若k+1为奇数)或(k十1)/2次对换(若k+1为偶数)。设第一个存贮位置是m,最后一个存贮位置是m+k。存贮器用k+1个记忆位置来存放     

极大熵图象恢复的几种算法

本文用罚函数法和乘子法在8位微机上实现64×64图象的极大熵恢复。原图经严重降质缺少部分数据点并加白噪声,经恢复算法后图象得到明显改善。本文结果有助于从严重降质图象中恢复原图。     

α粒子感生电荷收集测量和一种新型P阱保护势垒在VLSI存储器中应用的有效性

本文给出了存贮器阵列中α粒子感生载流子的模拟电荷收集测量的实验结果。报道了用高强度的箔和可变角度准直α粒子源对各种不同反射结构的存贮器阵列的电荷收集测量方法。用一种新型P阱势垒,电荷收集可减低两倍、软误差率(SER)可降低大约两个数量级。本文还提出了P阱掺杂浓度、深度、偏置电压和它与P~+衬底上P~-外延层的相互作用的实验分析结果。在154密耳中的64k DRAM电路有特别低的SER,即在1μs周期时间内SER低于0.001％千小时,这就证明了采用P阱势垒结构的有效性。     

双极LSI中的CE漏电问题

NPN工艺中常碰到CE漏电问题,尤其是管道漏电,因为在LSI中元件既多又密,少数的CE结漏电便会使成品率大大降低。例如一个TTL128位存贮器有760个发射区,一个ECL256位存贮器有1500个左右发射区。即使1％的CE结漏电也不能得到高的成品率。我所在1974至1975年研制TTL128位存贮器过程中,首先就碰到CE结漏电较大的困难,尤其当基区结深在1.5微米以内时,矛盾就更为突出。经过几年的努力,找到了漏电的主要原因和克服的一些办法。目前在研究ECL64位和256位存贮器中CE漏电的发射区可以稳定在1％以下。下面是这方面工作的小结。     

一九八五年国际固体电路会议述评

一年一度的报导最先进大规模集成电路的国际固体电路会议今年(ISSC′85),业已闭幕。1兆位动态随机存贮器、256k位静态随机存贮器,二万门级的CMOS门阵等高集成度的大规模集成电路的研制报告引人注目。面向各种信号处理大规模集成电路,通信用大规模成电路,图象存贮等用途的大规模集成电路发展动向,也引起了人们的注意。在模拟-数字并兼容大大规模集成电路及固体摄象元件,工业及民用模拟集成电路方面,取得了卓有成效的成果。