C波段宽带频率源及其测试系统设计

为了设计一个C波段宽带频率源,采用了基于锁相环配合宽带VCO的方法。该方法使用的PLL芯片为HMC702,VCO为HMC586,控制端采用FPGA写寄存器。频率源测试时采用PC串口转SPI协议的方法。实验结果显示,最差相位噪声为-88.2 dBc/Hz@10 kHz,杂散抑制度为-62.7 dBc,从4 GHz到6 GHz的变频时间为20.6μs。     

基于ADF4351低噪声频率合成器设计与实现

现代通信系统对频率源频谱纯度、频率范围和相位噪声指标要求日益提高,本设计根据锁相环的基本原理,基于ADI公司频率合成芯片ADF4351,通过单片机ADu C7023程序控制,设计与实现一种高性能可调频率源,并且测试输出频率在935MHz,相位噪声-84.76d Bc@1k Hz,-91.30d Bc@10k Hz,杂散信号较低,测试结果表明该频率合成器输出信号稳定,噪声系数较低。     

一种用于频率驾驭系统的快速捕获锁相环设计

锁相环是一种能够完成两个信号相位同步的负反馈控制系统,其滤波作用可以使其通频带很窄,且自动跟踪输入频率,因此锁相环常用于原子钟、频标驯服系统以及时间同步系统中,是通信、卫星导航以及电子测量系统的重要组成部分。锁相环中相位噪声和捕获时间是两个相互制约的指标,在减少锁相环捕获时间的同时抑制相位噪声是目前锁相环技术研究中的重要问题之一。针对这一问题,基于模拟锁相环的基本理论和构成,根据环路带宽和捕获时间的数学关系,设计出一种辅助捕获电路,并应用于铷铯组合钟的频率驾驭模块。此电路可根据检相输出信号动态调整环路滤波器的阻值以改变环路带宽,从而实现快速捕获。实验表明,所设计的快速捕获锁相环的捕获时间为5.71 ms@1 Hz,锁相环输出信号杂波抑制优于-90 dBc,谐波抑制优于-55 dBc。     

一种C频段上变频器的设计与实现

阐述了一种C频段卫星通信上变频器的实现方案,针对低杂散和低相位噪声输出以及小步进这3个难点,采用优化频率配置以及选用高抑制度的滤波器实现变频器的低杂散输出;采用DDS+多环锁相方案实现低相位噪声、小步进输出。最后给出测试结果,杂散抑制-70dBc(585MHz带内),相位噪声为-89dBc/Hz@10kHz,频率步进100Hz,验证了该方案的可行性。     

小型雷达环境模拟器双波段快速跳频模块设计

设计了一种雷达环境模拟器高性价比双波段宽带快速跳频模块。采用DDS+倍频链技术,实现了输出射频信号在C、X波段的频率跳变。其频带较宽,跳频时间小于5μs,输出杂散抑制优于-50dBc,相位噪声优于-70 dBc/Hz@10 kHz,频率分辨率小于10 Hz,输出功率可控。该系统体积小、成本低,易于生产实现,可广泛应用于部队雷达的抗干扰训练和检测。     

一种超低相位噪声频率合成源方案设计

频率合成源是射频发生和频谱分析中最重要的组成之一,评价合成源性能指标的是输出信号的相位噪声、杂散、频率分辨率和频率切换时间.本文通过分析传统锁相环原理,提出一种通用的超低相位噪声合成源设计方案（带宽100MHz以内）.在锁相环基础上,通过引入直接数字合成（Direct digital synthesizer,DDS）混频鉴相技术,使得到的射频信号理论值达到0.1mHz的频率分辨率,同时将带内相位噪声指标优化17dB以上.新方案同时兼顾了杂散和频率切换时间指标,保障合成源的输出信号稳定可靠,使其在自动测试领域拥有广阔的应用前景.     

锁相环环路特性新型分析和优化方法研究

在分析Ⅱ型整数分频锁相环稳定性、锁定时间、相位噪声和参考杂散等特性的基础上,推导了锁相环的最优稳定条件,提出了一种基于环路非线性特性的新型锁定时间模型并推导得出对应的锁定时间公式,分析了锁相环中的相位噪声和杂散与环路特性之间关系。为验证理论分析结果,利用MATLAB软件完成了锁相环建模仿真,设计了基于ICS663和ICS674的Ⅱ型整数分频锁相环电路并完成了相关测试工作。仿真及测试结果均与理论分析相吻合,表明了锁相环锁定时间与初始频率差成正比而与其环路截止频率ωC的平方成反比,杂散噪声贡献与锁相环参考频率ωREF和ωC之比的平方成反比,在压控振荡器噪声贡献占主导的情况下输出相位噪声性能只由ωC决定而与其他环路参数无关。     

高性价比雷达回波模拟系统跳频源的研制

针对雷达回波模拟系统的需要,选取具有数字接口、高度集成的DDS电路,实现了200MHz～250 MHz带宽内输出频率数控可变,系统跳频速度高于200 000跳/秒,频率分辨率小于3Hz,输出信号杂散优于70dBc,数据传输速率快,体积约50mm×80mm×30mm;给出了跳频源硬件电路和软件程序的具体设计方法,经过实际测试,验证了该电路便于数字控制,体积小、成本低,输出信号实现了低杂散、快跳变、误差小、频率分辨率高,系统整体性能优异。     

基于LMX2306和MAX2607的锁相环电路的设计与实现

在现代通信系统中,通讯设备的频率源准确率与稳定程度直接影响着通信的可靠性及稳定性。运用锁相环电路既能够获得较宽的振荡频率范围,又能够实现高频且稳定的正弦信号。本设计依据锁相环工作原理,以温补晶振作为基准频率源,结合锁相芯片LMX2306和压控震荡器MAX2607,由LMX2306经过电荷泵以及环路滤波取出与相位差成一定比例的电压分量来控制MAX2607输出信号的频率,进而达到输出稳定射频信号的目的。频率输出值,由微控制器对LMX2306进行寄存器设定。经测试分析,输出射频信号在250-320MHz范围内可调,且具有精度高、信号杂散度低、噪声小等特点。     

Ka频段低杂散上变频器设计及实现

介绍了一种低杂散Ka频段上变频器的设计,对其中的关键电路进行了较为详细的描述,对杂散产生及抑制的关键技术进行了分析。研制的Ka频段上变频器将甚高频(UHF)频段中频信号上变频至Ka频段,1dB压缩点输出功率大于+17dBm,输出中频带宽内增益平坦度小于3dB,杂散抑制优于50dBc。试验测试结果表明,设计为低杂散上变频器提供了一种适宜工程实现的方法。     

基于ADF4360-7的混频器本振源电路设计

在无线通信领域,本振信号对于通信系统的稳定性具有至关重要的作用。采用锁相式频率合成技术,基于锁相环芯片ADF4360-7设计了一种本振源电路。电路产生934MHz、输出功率为-5dBm的本振信号,且与44MHz、输出功率为10dBm的中频调制信号通过混频器进行上变频,从而产生频率为978 MHz、输出功率为8dBm的频率源。通过ADI sim PLL Ver3.4等软件仿真及实验结果表明,生成的频率稳定,其各项指标均满足技术要求,输出相位噪声低,同时具有较好的杂散抑制度。     

神经网络正弦信号发生器

针对正弦信号发生器设计中，直接数字频率合成技术存在相位截断误差的问题，以神经网络为技术基础，以FPGA为硬件核心，提出了一种新型的高频正弦信号发生器设计方案，有效克服了上述问题。阐述了这种方案的工作原理、电路结构以及设计思路和方法。经过设计和仿真测试，系统的主时钟频率可以达到95 MHz且不占用ROM存储空间，输出的正弦信号为2.5 MHz时，输出信号的杂散抑制为80 dB，可见该方案资源占用率低，无相位截断，输出信号杂散小且输出频率较高。     

基于FPGA的改进结构的DDS设计与实现

主要介绍了数字频率合成器的原理和杂散来源,给出了节约存储空间的ROM表的压缩算法,采用相位抖动和平衡DAC方法对DDS结构进行了改进,抑制了相位截断误差和减小了DAC非理想特性的影响。仿真分析了用于相位抖动的随机序列周期性对杂散的影响,最后基于FPGA平台实现了改进结构的DDS,并对结果进行了测试。测试结果表明DDS用作跳频器时,杂散抑制优于40 dBc。采用此种方法设计的DDS杂散抑制度高,稳定性好,性能优越。     

LMDS射频单元锁相环式本振源设计

介绍了一种微波波段的固定频率振荡器的系统设计方案、主要电路单元设计以及系统:测试结果。采用分频式锁相环技术设计VCO锁相点频源来获得高稳定度、低相位噪声的输出信号。在LMDS射频收发单元中,该频率振荡器将作为一个提供11.776GHz稳定信号的本地振荡源。     

DDS杂散分析及抑制方法研究

频率源是现代雷达电子系统的重要组成部分,是整个雷达的心脏。直接数字频率合成器（DDS）具有频率转换快、频率分辨率高、输出频率相对带宽较宽、产生波形灵活、相位连续及体积小等优点,缺点是工作频率有限,杂散较高。分析在理想条件下DDS输出信号的频谱,在此基础上,分析并仿真影响DDS杂散噪声的原因,提出几种有效地抑制DDS杂散的办法,对改进DDS电路的杂散有很大的促进作用。     

DDS杂散抑制技术及应用

分析了直接数字频率合成技术（DDS）电路中2类主要的杂散来源——量化误差和相位截断。首先从DDS内部原理入手,介绍并仿真了相位抖动法对DDS输出杂散的抑制效果;然后从DDS外部电路入手,结合锁相环技术（PLL）,介绍了DDS＋PLL优化法。经过工程实践,获得了低杂散、小步进的理想输出信号。     

基于DDS+PLL的LFM探地雷达信号产生器设计与实现

介绍了一种宽带线性调频(LFM)雷达信号产生的方法与实现,结合直接数字合成(DDS)+锁相环(PLL)的方式,采用DDS芯片AD9852和集成锁相芯片ADF4360-7完成了设计所需求的宽带线性调频信号。详细说明了该方案设计的构架、各单元电路的设计与实现以及各芯片参数的设定情况。实测结果表明,该频率合成器输出功率>-4 dBm,环路锁定时间为14μs,输出信号相位噪声优于-90 dBc/Hz@1 kHz,输出信号达到了所需指标要求。     

X波段小步进频率合成器的设计及实现

介绍一种小步进、低相位噪声的频率合成方法。采用直接数字合成(DDS)产生小步进信号,利用5 MHz整数步进锁相环与混频电路组合方式改善了合成器的杂散和相位噪声。     

低功耗宽调谐范围锁相环设计

针对传统锁相环输出频率范围有限、功耗大的缺陷,通过对压控振荡器震荡机理进行理论分析,设计了一款用于时钟发生器的低功耗、宽调谐范围、低相位噪声锁相环。该锁相环采用了新型可编程、低调谐增益、低功耗的环形振荡器,达到了宽频率输出范围、低相位噪声、低功耗的目的,采用SMIC公司0.18um混合信号工艺,用Cadenced的Hspice仿真工具进行仿真,在1.8V电源电压供电情况下获得了50MHz~1.7GHz的频率锁定范围和1.8mW~2.3mW的较低功耗。单边带相位噪声在10KHz频偏处为-104dBc/Hz.。     

通用超低噪声射频电路线性电源设计

射频电路中供电电源在很大程度上影响着输出信号的相位噪声、信号杂散、输出信号稳定性等指标,本文主要介绍一种通用超低噪声射频电路的线性电源设计方法,该电路主要由分立元器件组成,成本低,设计灵活,不仅可用于正电稳压电路也可以通过改变连接方式用于负电稳压电路,通过在输入输出端增加噪声抑制电路,可以提高系统稳定性,降低输出信号噪声。