共查询到20条相似文献,搜索用时 15 毫秒
1.
微环境技术述评 总被引:1,自引:0,他引:1
当今,ULSI的特征尺寸已步入0.5~0.35μm阶段并向0.25μm推进。依照存储器集成度每三年四倍的规律,在向硅器件技术物理极限逼近中,美国的Sematech在给其成员单位的内部通讯上披露:为了保证美国的领先地位,导向目标由1995年的0.35μm、64MDRAM到2010年的0.07μm、64G,相应的成本要求从0.017减小到0.0002毫美分/位。随着特征尺寸的不断减小和工艺设备复杂性日益增大及洁净环境要求越来越高,生产线成本呈指数增加。分担成本上压力的途径除了扩大生产量、提高集成度外,还要求工艺环境在性能、灵活性、造价和(运行)费用的… 相似文献
2.
概述了为IC生产中绝缘体上硅(SOI)、硅?多晶硅、浅沟槽隔离(STI)、氧化物(PMD和ILD)、钨(W)、铜(Cu)和铝(Al)等不同化学机械抛光(CMP)用途开发的CMP设备的进展,讨论了新一代CMP设备(MIRRARCMP)对IC器件生产的影响及其特性。 相似文献
3.
设计了一种化学机械抛光设备(CMP)的底座系统,主要包括地脚、方钢管、大铝板等。针对CMP设备在使用中存在的噪声偏大,高转速下的电机转动引起的共振影响晶圆抛光质量问题,通过MSC Patran分析软件,对CMP的主要部件——底座系统,进行了振动模态分析,并在此基础上进行了以改变基频为目标的结构优化设计。 相似文献
4.
ESD现象产生的原因主要是两个物体发生直接接触或者静电场感应,由于它们的静电势不同,从而引起静电荷的传输。ESD的失效模式主要有突发性完全失效和潜在性失效。家用影音设备中ESD现象将导致器件的使用可靠性和抗静电能力下降。家用影音设备集成电路ESD防护设计的重点包括选择合适的ESD防护器件、精简和紧凑的设计、低电容优化和提升响应速度。 相似文献
5.
基于Altera FPGA的软硬件协同仿真 总被引:3,自引:0,他引:3
简要介绍了软硬件协同仿真技术,指出了在大规模FPGA开发中软硬件协同仿真的重要性和必要性,给出基于A1tera FPGA的门级软硬件协同仿真实例。 相似文献
6.
RalphRaiola 《今日电子》2003,(2):1-1
位于美国加州米尔皮塔斯Milpitas)的芯片制造商LSI Logic公司推出了一种专为纳米级Si集成电路而设计的、名为Pad on I/O(I/O上焊盘)的新型焊线芯片封装工艺,该工艺将焊盘(bond pad)直接放置在加电铜/低介电系数的硅电路上,最多可把芯片面积减小到采用标准引线焊接工艺时的一半。此项工艺有望提高互连密度,且便于把电源和地设置在靠近芯片中央的地方。现有的焊线封装工艺采取的是沿着芯片的周边(在有源电路以外)放置焊盘的做法。Pad on I/O工艺将焊盘放置在I/O的顶部,从而可实现单排或双排0.16mm和0.36mm结构,亦就是一种… 相似文献
7.
8.
9.
10.
11.
本文简述了统计工艺控制技术的基本原理,并将它应用在混合集成电路的生产中,从而大大提高了生产率和成品率。介绍了采用统计工艺控制技术对混合集成电路各主要生产流程,即制网(包括绷网、印刷和烧结)、芯片粘接、线焊、激光修调和管壳封焊中关键工艺参数的实时监测和控制,以保证有一个稳定的、处于最佳状态的工艺。 相似文献
12.
13.
14.
15.
本介绍了目前通常的几种芯片凸点制造方法,其中对焊料合金球凸点,物理化学淀积金属凸点,金丝球焊形成金凸点等作了一些工艺分析和适用分析。 相似文献
16.
18.
19.
20.
SOC(系统级芯片)测试对IC ATE(集 成电路自动测试设备)制造商提出了挑战,同时也提供了新的发展机遇。目前,各种系统级芯片不断面世,包括数字蜂窝电话芯片、PC图形芯片、电缆调制解调器芯片、千兆以太网交换器芯片、网络控制器芯片以及各种多媒体器件。这预示了SOC测试将是未来几年ATE市场中的一个新增长点。SOC对测试设备要求非常高,它要求设备能测试芯片上的数字逻辑电路、模拟电路和存储器。低成本、多功能SOC测试设备对集成电路制造商有更大的吸引力,因为这种设备的测试能力能替代多台单功能IC ATE… 相似文献