电子交换系统微程序自校验控制复合装置的维修技术

本文叙述了一台交换复合装置的设计中所采用的种种故障检测、例行程序考验、和诊断技术。与别的电子交换系统(ESS)处理机不同,该处理机完全是自校验的。 由于充分发挥微程序设计和实时余量(excess real time),只需增添少量设备就可以并行检测出处理机中大多数的故障。如果从开始方案设计时就注意对硬件、软件、和维修能力等进行全面考虑和调整,就能把这样的自校验性能运用到机器的设计上。 硬件校验对处理机的故障检测起着重要作用。这些技术包括奇偶校验、译码器的N中取1校验、双规判别、总计时器、以及自校验的时钟机构。采用微程序挖制的错误检测技术包括寄存器——寄存器传送的全符合校验、保证指令按正确的次序执行的顺序校验、和存贮器的先写后读校验。 处理机的多数故障由上述的一种技术并行检测。不能并行检测的那些故障(通过用计算机模拟辨别)和维修逻辑用频繁的程序考验来校验。通过处于指令级或微指令级的处理机以及用本机维修中心执行程序考验。当呼叫存贮器(CS)中有故障时,例行程序考验还参与决定出现故障的设备。对简化诊断过程方面作了深入的研究。处理机的组装和所提供的测试通路为许多故障的诊断分辨提供了方便。 处理机实现所有这些特性的详细的门电路设计已经完成。为了验证自校验的     

伊利阿克Ⅳ的只读存贮器

引言 由于伊利阿克Ⅳ计算机操作速度高,指令库大和控制集中,所以使用了一个只读存贮器将指令翻译成控制信号。这些控制信号撒播到并联处理机阵列,逐步控制各处理机的操作。有260条指令,每一条都译成一个微序列(微程序)用于选取只读存贮器。每个微序列由1到69个微步(微指令)组成。 只读存贮器是一个晶体管交点矩阵并且是用分离晶体管配置在大型多层板上。存贮器容量是720字(微步)×280位(控制信号),周期时间是50毫微秒。     

微程序存贮器的结构

微程序设计的中心问题是控制存贮器的结构——用来存贮被执行的微程序。该存贮器的结构,对目标机实现的经济性(时间和存贮空间),对主机结构的复杂性,以及对微程序没计的能力都有很大的影响。本文介绍控制存贮器结构的一些样式,包括微指令字的结构以及不同定时方案对控制存贮器和主机结构复杂性的影响。     

拦截飞行目标的计算机

一台用于拦截洲际导弹飞行目标的专用控制计算机已经制成并已实际应用。这台计算机采用了标准组合件结构、低电阻终端接线、误差检测线路以及磁扭线存贮器。它是在严格要求的清洁房间中进行装配的。这台计算机总共有175,000个基本元件,其中90%都设计成只有香烟盒大小的标准化 A 型组合件。机器共有20,000,000个连接点,全部采用绕接法,而不采用焊接。     

微程序化控制台及其输入/输出的设计方案

本文主要讨论控制台、外部设备与中央处理机之间从启动到停机的一整套微程序设计方案;微程序与硬件在配合上的若干技术关键问题;扼要地介绍了微程序设计的校验、保护、安全等措施。并探讨了微程序设计中具体技术设计。上述各点已成功地用于DJS 240机。     

位片式高速FFT处理机固件

位片式高速FFT处理机,实际上是一台可进行多种功能计算的专用计算机,用微程序(固件)控制,微指令字长80位,用了分段技术,微程序采用模块结构和流水线方式工作,该机有几十个程序块,组成功能块完成各种功能,对微程序设计进行了优化,使在主要流程中运算器、存贮器和总线处于“忙”态。该机于1983年研制成功,文献[1]介绍了其原理及硬件。     

用微程序控制的通用计算机

通用数字计算机 SD-2有一个存取时间为20微秒的磁心存贮器和一个存贮微程序的二极管存贮器。机器的字长为19位,指令系统有31条指令;程序存放在磁心存贮器中。每条指令中的地址码用14位,其中12位用作主地址,一位用作变址地址,另一位作间接地址。第32条指令是无地址指令,用来完成不需要地址的操作。机器采用晶体管逻辑电路。这台用微程序     

Honeywell-1800系列計算机

Honeywell-1800系列计算机已经开始研制。它是一台适用于数据处理又适用于科学计算的机器。这台机器有两个中央处理机,Model-1801和Model-1801B,后者专用来解复杂的科学计算问题。该机的运算速度是:加法为8微秒,乘法为12微秒(均包括从存贮器取数的时间)。     

一个存贮访问控制器的设计

由于大型高速并行计算机系统的发展,对主存贮器的速度和容量的要求也越高。原在中小型计算机中,简单的存贮器控制已不适应大型机系统中对主存控制的需要。随着计算机系统结构,以中央处理机为中心发展到以主存贮器为中心来组织计算机,并业已采用LSI电路和半导体存贮器作主存,以分布式计算机概念来组织计算机系统的发展,存贮控制器,将用来作为协调和控制分散开的处理机的重要互连接口部件。特别是随着单片LSI微处理机,多处理机系统结构的发展,使存控部件将成为一个互连子系统,来     

论向量处理机系统中交叉存贮器的有效带宽

<正> 1.引言过去已经对并行存贮器访问的解析模型做过许多研究(文献[1]—[5]),然而,对于向量处理机交叉存贮系统却了解得甚少。其中特别重要的是对类CRAY X-MP[6]或富士通VP-100/200[7]存贮器可能出现的有效带宽的分析,由于存贮器具有多个端口,因此允许多个访问流并行工作。 Cheung和Smith通过模拟,获得了对CRAY X-MP存贮器系统的一些了解[8]。我     

MOS静态读写存贮器在键盘字符终端中的应用

<正> 随着中,大规模集成电路的出现,电子工业已经获得了迅速的发展。对于如何正确而有效的使用这些组件,是当前正在继续解决的课题。鉴于上述原因,我们研制了一台键盘字符终端用于大型试验的监视和控制。它的主要部件均采用大规模集成电路。键盘电路采用了可编只读存贮器,并使用了固化微程序。字符库也采用了可编只读存贮器,     

Ⅱ 高速缓冲存贮器

本文详细地叙述了确立85型机存贮系统的高速度缓冲存贮器,它代表了85型机与360系统其它型机在基本结构上的独处之处。 讨论了高速缓冲存贮器的结构和操作,包括中央处理机所要数据的定位和恢复技巧。 叙述了确定采用高速缓冲存贮器所进行的内部性能研究,对选取的结构形态的性能和具有80毫微秒主存贮器的一台理论上的系统的性能做了比较。最后讨论并用图表示出了改变高速缓冲存贮器参数的结果。     

微代码的位向优化

前言 微代码的位向优化,一般指从某一确定的控制存贮器规格出发对微操作进行编码,以达到使控制存贮器宽度,即微指令字长最小化的过程,位向上即使是较小的压缩就能使整个控存价格大幅度降低。因此,这种方法对改善整个计算机系统的性能/价格比是有重要意义的。但是,这种优化对提高执行速度是无益的,而且由于需要编码而使微程序灵活性降低。因此,一般仅用于中小型系统的只读存贮器(ROM)的设计,本文将介绍几种主要的微代码位向优化方法。     

MOBIDIC—B计算机的系统结构

MOBIDIC—B 系统是一台安装在标准军用牵引车上的全晶体管化、军用电子数字计算机,是一台采用并行、二进制、同步、定点操作以及能进行双工数据处理曲通用计算机系统。这个系统有两台性能相同的中心处理机,它们与一个数据传送总线连接。两台处理机共用一套输入输出设备,它们也可进行双工操作,相互进行控制及监督。除了每台处理机各有一个8193字的高速磁心存储器以外,还有一台容量为五万位的大容量存储器。这个大容量存储器用作输入输出设备(它只供输入输出指令访问)。数据加工装置用来使得便于从磁带及大容量存储器觅数。控制台也有两份,它们有两块独立、相同的控制扳。每份控制板控制一台处理机。     

采用一种新途径的巨型机——布劳斯科学处理机

布劳斯公司(Burroughs)在1977年春季宣布的巨型科学处理机(BSP)具有很多新的设计思想。它是一台每秒执行5千万次浮点运算、以FORTRAN语言为基础、用并行多处理机构成的阵列处理机。这台机器可应用于气象、原子能、地震数据分析、结构分析等领域。它既具有与其它阵列处理机相类似的某些特征,也具有与其它机器不同的特征。布劳斯科学处理机系统将使用本公司已有的计算机来组织它的体系。实际上在BSP系统里,将一台布劳斯公司的大型通用计算机作为系统的管理机。BSP本身的结构是非常简单的。它包括一个指令处理机(实际是一个预处理     

微程序设计与位片(bit—slice)微处理机系统

目前关于单片微处理机的资料比较多,而位片微处理机(位片器件)的资料较少。本文简要的阐述了微程序计设与计算机系统结构的关系;分析了位片微处理机与单片微处理机的本质区别,位片微处理机的功能,指出位片处理机系统设计的主要技术是微程序设计;较详细地介绍了与位片数字系统有关的微程序设计技术:微指令格式设计、微指令的时间设计及控制存贮器的编址方式设计等硬件设计方法,特别强调了微程序设计辅助软件系统对位片微处理机系统设计的重要性。     

在算术表达式的执行中的子表达式的安排

一个算术表达式常常能够分成它的组成的诸子表达式。依赖于在其中执行表达式的机器结构,这些子表达式能够以串行,并行或这些方法的结合来执行。本文说明仅当对子表达式的安排予以考虑时,才能够极小化表达式的执行时间。特别地,必须按递减存贮器和处理机时间的要求的次序     

微程序设计的控制器——面向微程序设计模块化

本文讨论微程序控制器结构的分类问题,并提出适合于实现模块化微程序设计的结构的设想。首先,提出关于微程序控制器的定义,并根据关于控制存贮器寻址机构的见解,提出关于这些控制器结构的分类。然后,提出所设想的控制存贮器地址产生器的结构,这种结构使得在微程序设计中易于完全实现模块化。     

多总线多处理机系统的性能仿真

对四种典型的公用存贮器型多总线多处理机系统,给出处理效率的仿真估计方法。该方法适用于任意规模的系统。同时,访问公用存贮器的请求间隔和一次公用存贮器的操作时间都可以服从任意分布,并且处理机可按任意概率访问各公用存贮器模块。     

高速多功能流水运算部件的微程序设计

本文讨论了在高速多功能流水运算部件中如何进行微程序设计的问题.文中通过对多功能流水运算部件的微指令的建立,着重探讨了二个问题,一是引进"控制转移操作特征"使得先行控制技术能够较好地运用于流水线机器的微指令设计中.二是采用微程序链结技术,对多功能部件进行链结,较好地发挥了多功能部件的并行流水的操作.文章还通过分析和比较,说明高速多功能流水运算部件引进流水线微程序技术有它的优越性.