基于FSM的高速采样滤波控制器的研究

针对单片机采样控制的速度局限，利用有限状态机的方法，设计了基于FSM和FPGA的高速采样滤波控制器，完成了对两路高速A／D转化器TLC5510和高速自适应滤波器的控制，并进行了时序仿真，给出了高速自适应滤波系统的结构框图。结果表明：基于有限状态机和FPGA的设计方法是完成高速器件控制的有效方式。     

基于LMS的自适应去噪滤波器设计

讨论了自适应滤波去噪原理，采用LMS算法设计了自适应去噪滤波器，分析了MAT-LAB／SIMULINK中DSP Builder模块库在FPGA中的设计优点，最后应用DSP Builder模块库对自适应滤波器进行仿真。为自适应滤波器硬件实现提供了实验依据。     

基于FPGA的抽取内插在工程实践中的应用

新一代的测控基带支持模拟信号输入和数字光纤信号输入2种方法,输入信号可以支持中心频率为70、 300 MHz的模拟信号或者零中频的光纤数字信号。提出了基于FPGA的抽取和内插信号处理流程的设计,采用了抽取和内插的方式将不同的输入信号统一处理为20 MHz的中频信号,并采取合适的滤波器进行滤波,使得最后输出信号形式兼顾传统接收解调信号处理模块的接口。该模块的优势在于可以处理不同频率的输入信号,同时兼顾了后端模块的设计,减少了工程设计的工作量。     

旋转机械实时监测与诊断系统数字滤波模块分析

由于现场工作环境、仪器本身等各种因素的影响，工程测试中获取的模拟信号常常混有噪声干扰，另外，采集的信号中有些低频或高频成分在诊断过程中是不起作用的，他的存在只能是增加系统的运算量，降低系统运算速度．所以，在对采集的数据进行诊断处理前，需要对数据进行必要的滤波处理。系统地阐述了数字滤波的概念和优点以及数字滤波器的设计方法，并着重阐述了长治钢铁(集团)有限公司六高炉风机实时监测与诊断系统滤波模块中的数字滤波器的设计．     

数字AV技术入门——八、数字滤波器

滤波器是电子线路中一种能改变输出信号频率特性的常用电路,均衡器、分频器、选频放大器实际上都是滤波器一族人员.现代电子技术中,滤波器分为模拟滤波器和数字滤波器二大类.对模拟信号直接进行滤波的电路都是模拟滤波器,如音响发烧友玩熟的音箱分频器,音调控制电路等都属于这一类.数字滤波器(DF)是对数字信号直接进行滤波的,滤波前后都是一串数字信号,只是数字的量值和间隔发生了变化.     

多通道数字接收机的设计与实现

为了解决传统模拟中频接收机相位分辨率低等缺点,提出一种基于软件无线电的中频数字接收机技术。针对雷达信号的特点提出了脉宽匹配滤波器的设计方法。采用基于多相滤波的正交变换理论,以及基于脉宽匹配的数字滤波器方法完成了一种五通道中频数字接收机的设计。接收机利用五路高速A/D变换器对输入的模拟信号进行采样,然后将采样数据送入FPGA进行处理,最终完成了每两路信号相位差的提取。实验结果表明系统具有成本低、精度高、结构简单等特点,而且具有一定的工程应用价值。     

基于FPGA的Kalman滤波器实现研究

卡尔曼（Kalman）滤波计算精度和速度是工程应用中是否成功的决定性条件,为进一步提高Kalman滤波算法在更复杂的环境下使用的性能,并能够同时满足实时性和精度的要求,采用现场可编程逻辑阵列（FPGA）技术,设计了Kalman滤波算法在FPGA上的实现方案,选择了一种可以同时满足精度和实时性的方案进行实现,对算法中的矩阵相乘、状态机的应用以及资源分时复用等关键技术进行了设计。通过与Matlab及DSP的计算结果相对比,验证了在FPGA内实现Kalman滤波器的优势。     

基于FPGA的FIR升余弦滚降滤波器设计与实现

为了降低FIR滤波器对FPGA资源的消耗,同时能够直接验证其滤波性能。文中采用乘法器和加法器共享以及MEALY型状态机的实现方法,以及卷积、插零等算法,来实现FIR升余弦滚降滤波设计,同时给出了在Quartus II环境下的时序仿真结果。实践表明,此方法可以节省大量的FPGA资源,仅仅需要100多个LE逻辑单元,就可以有效解决FIR数字滤波器算法在FPGA设计中资源紧张的问题。     

基于FPGA乘法器的FIR滤波器系统设计

针对传统的FIR滤波器的缺点,介绍了一种基于FPGA乘法器的FIR滤波器设计方法,该滤波器利用FPGA自带的18位乘法器MULT18×18SIO进行乘法计算,利用寄存器对相乘结果进行累加,实现了FIR滤波功能。该滤波器具有占用极少的资源、提高滤波速度和高速灵活性等优点。     

一种高精度多通道数据采集存储电路的设计

为满足多路多种类信号高精度采样的需求,设计了一种基于FPGA的高精度多通道数据采集存储电路.设计采用新型的高精度Δ-∑模数转换器(Δ-ΣADC)对模拟信号进行采样转换,并给出了电路的硬件设计和控制逻辑设计.具体介绍了抗混叠滤波电路的设计,并详细分析了影响Δ-ΣADC采集精度的因素;设计采用FPGA作为主控芯片,实现对整体电路的逻辑控制.测试结果表明,设计实现了对16路模拟信号的高精度采集存储,满足实际需求.     

基于FPGA和DSP的多路信号采集系统的设计

描述了一种能够采集16路模拟信号并具有实时数据处理能力的多路信号采集与处理系统。该系统采用高速A/D转换器将多路模拟信号转换成数字信号,以FPGA为控制核心产生各种控制时序,利用DSP对采集后的数据进行实时地处理并用CCS3.3软件平台在计算机实时显示处理后的波形图。概述了整个系统的构成,将FPGA的外接双口RAM和DSP的EMIF接口连接,实现了FPGA和DSP的数据通信。为了消除周围电磁环境、传输线长度等因素的干扰,提出了采用自适应滤波消除噪声的设计原理。实验结果表明,该系统工作稳定,实现了对采集信号实时处理。     

基于FPGA的高速抽取过程的实现

下变频后的高速基带信号必须经过抽取后才能减轻后续基带处理的负担。多级抽取滤波有利于滤波器的实现。梳状滤波器用作多级抽取的首级，半带滤波器可以实现2倍的抽取，剩余的抽取滤波器用升幅FIR实现。针对各级滤波器系数的特点，在滤波器的硬件实现上采用了一系列简化方法。计算机仿真结果表明，用FPGA实现高速抽取系统是十分灵活有效的。     

基于ADuC7026的心电监测仪设计

本文介绍一种适合家用的心电监测仪,该仪器采用AD8236、AD8609对心电信号进行放大、滤波,由ADuC7026微控制器对模拟信号进行高速采样、notch滤波和数据处理,并把结果传输给计算机,由计算机显示心电波形及心率。     

一种快速的二维中值滤波算法及其硬件实现

为了实现实时图像预处理，介绍了中值滤波器的原理，详细研究了一种快速的二维中值滤波算法，给出了Verilog程序流程，并在现场可编程门阵列（FPGA）上用硬件编程语言实现了此中值滤波器。通过对不同算法的仿真结果进行了详细分析和比较，表明此算法大幅度降低了FPGA的资源占用率，能有效控制系统成本，适合用于硬件实现。     

AVS环路滤波器的FPGA优化及实现

针对AVS环路滤波的算法原理,用VHDL语言完成了在FPGA硬件平台上的设计和仿真实现。环路滤波器对滤波数据的存储结构进行了合理的安排,用连续地址和跳变地址相结合的方式读取数据,并实现了读取数据的同时并行进行计算操作,减少了环路滤波所占用的时钟周期,提高了计算效率。该设计基于Xilinx公司的Virtex-4平台实现,最高时钟频率可达到140 MHz,满足AVS实时编码要求。     

基于TMS320F2812的数字幅频均衡功率放大器的设计

本文对带阻网络的衰减信号进行数字幅频均衡,整个电路以TMS320F2812数字信号处理器为核心,输入的小信号经前置运算放大器INA217放大后,经带阻网络衰减,然后通过A/D转换器ADS830采样后,将采样信号数字化后交由DSP进行IIR滤波,通过DSP算法均衡后,由D/A转化器DAC908转换成模拟信号经低通滤波器滤波后功率放大后输出,实现了数字幅频均衡。     

数字信号处理滤波器

在业余无线电通信的高频收发两用机中，数字信号处理器有两个作用：一是进行数字信号合成；二是作为滤波器。这里只讨论用数字信号处理器构成的滤波器的基本组成、原理、电路、制作要求和检修方法。一、组成所谓数字信号处理，就是把模拟信号转换为一连串的数字信号，这些数字信号输入数字信号处理器，经过储存和数字运算等，然后再转换回模拟信号。用数字信号处理器构成的滤波器的基本组成框图如图1所示。它由5个部分组成：①I／O接口。它输入数字信号，输出被滤波后的新数字信号。②信号存储器。它用于存储数字信号的数据。③加权系数存…     

基于FPGA的罗兰C前端IIR数字带通滤波器设计

针对罗兰C前端带通滤波的需求,提出了采用级联形式在FPGA上实现罗兰C数字带通滤波器的方法。首先利用Matlab设计出满足要求的滤波器,考虑硬件设计要求将参数进行取整,并对取整前后的滤波效果进行了比对分析。在硬件程序设计前在Matlab下用级联式差分方程模拟硬件滤波算法,以提高设计的成功率。最后在FPGA下用Veril...     

基于FPGA的高效FIR滤波器设计与实现

给出了一种基于FPGA的数字滤波器的设计方法.该方法先通过MATLAB设计出一个具有具体指标FIR滤波器,再对滤波器系数进行处理,使之便于在FPGA中实现,然后采用基于分布式算法和CSD编码的滤波器结构进行设计,从而避免了乘法运算,节约了硬件资源,其流水线的设计方式也提高了运行速度.Matlab和Modelsim防真表明,该设计功能正确,能实现快速滤波     

多波束回波信号可变带宽滤波算法及其FPGA实现

噪声是限制多波束测深声呐深度估计精度的重要因素,目前在声呐系统中广泛采用的噪声抑制方法是固定带宽滤波。针对测量扇面内不同方向上噪声影响程度不同的特点,该文提出一种新的可变带宽滤波算法并依据多波束回波特性设计了相应的滤波器,与传统滤波方法相比,可以有效地提高信噪比,并且运算量小;其滤波算法结构非常有利于 FPGA的快速实现。文中给出了该滤波算法的FPGA实现结构,并仿真验证了该滤波算法的工程可行性。对湖上试验数据的处理结果验证了该算法的有效性。