一种多核远程重构控制器的设计与实现

利用可编程片上系统构建多任务远程可重构控制器。控制器运用非对称多核架构、片上双RAM通信区、多任务相互监控、扩展TFTP服务器等方法,保证控制任务的实时性,实现硬软件的远程重构和故障的自主恢复。基于NIOS II,论述系统设计的总体思路和实现方法,在实际的控制系统中进行验证,取得了良好的结果。     

基于NIOS的SOPC设计

SOPC是Altera公司提出的一种灵活、高效的片上系统设计方案。它将处理器、存储器、I／O口等系统设计需要的组件集成到一个PLD器件上,构建成一个可编程的片上系统。NIOS是Altera公司开发的可进行SOPC设计的处理器软核。通过一个实例,详细介绍了如何在Excalibur平台上实现一个基于NIOS的SOPC设计。     

基于SHE消谐算法的UPFC控制系统SOPC设计

统一潮流控制器(UPFC)是柔性交流输电系统(FACTS)的一个研究热点,其核心为控制系统设计.针对以往采用单片机实现逆变器控制开关脉冲波形存在反应慢,误差大以及芯片之间存在干扰的缺点,采用SHE消谐算法并利用SOPC的设计方法,在一片FPGA上实现UPFC控制系统,使它满足UPFC的控制性能要求.木文着重讨论较复杂的幅值、相位、频率控制电路的设计与实现.     

基于SOPC的SCSI应用系统设计方法的研究

在分析了SCSI应用系统结构和常规设计方法的基础上，提出了一种基于可编程片上系统和处理器软核技术的SCSI应用系统的设计方案，其中应用系统控制核心选用了基于NIOS软核的微处理器，将SCSI控制单元的外部主机处理器，DMA数据通道控制和数据缓存控制逻辑等集成在1片FPGA上实现，在能充分利用逻辑器件资源的同时，使得设计更紧凑、灵活、高速和可靠，     

基于SOPC的步进电机多轴控制器

阐述了一种基于SOPC的步进电机多轴控制器。该控制器应用于半自动生化分析仪中,以实现取样针移位系统的控制功能,同时它也能够用于其他类似如多轴联动的针式打印机及机器人等领域的多步进电机工作的场合。     

FastPRO平台在SOPC设计中的应用

随着微电子工艺的发展,集成电路设计已经进入了SoC时代,而嵌入式系统的芯片设计技术也在经历着一次又一次的技术更新。一方面,虽然ASIC的成本很低,但设计周期长,投入费用高,风险大;另一方面,随着现场可编程门阵列集成度和速度的不断提高,再加上可编程逻辑器件的设计灵活性,片上可编程系统(SOPC)技术应运而生。本文借助FastPRO片上可编程系统平台快速完成了基于ARM7TDMI的车载微控制器的硬件系统的构建,并在此基础上完成了此微控制器的FPGA原型验证和μC/OS-II的移植,使较早的进行软件开发成为可能。     

基于SOPC的单芯片云控制器

本文提出基于可编程片上系统在FPGA中实现单芯片云控制器的设计方法。将定制处理器系统加入硬件设计实体,生成硬件配置文件,编写调试云控制器代码,生成软件配置文件,再利用二者生成最终的配置文件并下载到FPGA配置芯片中,实现单芯片云控制器,具有接口灵活,扩展性强,体积小,成本低等优点。     

基于嵌入式SOPC的ABS控制器设计

SOPC作为一种特殊的嵌入式微处理器,它融合了SOC和FPGA各自的优点,并具备软硬件在系统可编程、可裁减、可扩充、可升级等功能。利用EDK工具在FPGA上设计了以NIOSII为处理器的嵌入式ABS控制器,说明了控制器的硬件和软件设计,并介绍SOPC嵌入式系统软硬件协同开发的设计方法和流程。     

基于SOPC的USB设备控制器IP核设计

可编程片上系统将处理器、存储器、I/O接口等系统设计必需的功能模块集成到一个可鳊程逻辑器件上,具有灵活的设计方式、可裁减、可扩充、可升级等优点,并具备软件硬件在系统可编程的功能.详细给出了基于Altera公司的SOPC器件完成USB设备控制器IP核的设计方法和过程.首先是对USB控制器IP核功能模块的划分,然后是分模块进行具体的设计.重点讲述了串行接口引擎控制状态机和端点控制器的设计.最后,在实现USB设备控制器的基础上,对整个设计进行对仿真、验证和综合.     

基于SOPC的USB设备控制器设计

可编程片上系统将处理器、存储器、I/O接口等系统设计必需的功能模块集成到一个可编程逻辑器件上。其优点是具有灵活的设计方式、可裁减、可扩充、可升级,并具备软件硬件在系统可编程的功能。详细给出了基于Allem公司的SOPC器件完成USB设备控制器的设计方法和过程。首先是对USB控制器IP核功能模块的划分,然后是分模块进行具体的设计。重点讲述了串行接口引擎控制状态机和端点控制器的设计。最后,在实现USB设备控制器的基础上,对整个设计进行仿真、验证和综合。     

基于SOPC及图形加速引擎的座舱显示系统

提出一种基于可编程片上系统和图形加速引擎的飞机座舱综合显示系统设计方案。为避免图形加速引擎直接对帧存储器进行零碎操作导致的存储器操作瓶颈,引入图形缓存机制。根据图形像素的存储特点提出“远区域优先”图形缓存页面淘汰算法。对汉字及自定义位图等操作采取软硬件结合的方式达到系统性能和资源利用的平衡,利用硬件锁保证帧存储器一致性。通过对模块进行波形仿真实现系统级仿真结果的可视化验证。     

基于SOPC的数字预失真器设计与实现

目前数字预失真技术的研究多偏重在不同算法的仿真方面,对具体实现技术的研究较少。为此,设计一种基于可编程片上系统(SOPC)的自适应数字预失真器。采用多项式查找表电路来实现预失真功能,用现场可编程门阵列(FPGA)内的EDK工程完成系数计算,以避免全硬件实现带来的复杂性。以IP核的形式下载到Xilinx FPGA上,并在测试平台对其进行验证,结果表明,该预失真器能改善功放的线性度,对于8MHz带宽的OFDM信号和doherty结构的GaN功放,ACPR可改善8dB,并且具备自适应功能,可较好地应用到实际工作环境中。     

基于SOPC的扩频接收机设计与实现

采用FPGA+DSP模式实现的扩频接收机存在开发周期长、实现难度大等缺点。针对该问题,基于可编程片上系统,利用FPGA内的嵌入式软核NiosII代替DSP处理器和通用控制器,在单片FPGA内实现整个BD/GLONASS组合导航定位接收机。阐述匹配滤波器、相关器、载波跟踪环和码跟踪环的算法理论与实现方法。在24 h内的静态定位结果表明,该接收机的定位精度满足要求。     

一种通用在线仿真调试器的设计

提出一种基于SOPC实现片内嵌入的通用在线仿真器体系结构：利用IPcore易于下载更新的特性,在一片FPGA上实现对多种嵌入式CPU的在线仿真支持,体现通用的概念。本仿真器的具体实现采用了ALTERA公司的NIOS开发套件,自主研发出In Circuit Emulator知识产权核,以及其他商业IPcores。简单描述了其设计与实现的思路及过程。     

基于SOPC的说话人识别算法的实现与优化

利用可编程片上系统（SOPC）灵活的可编程性和现场可编程门阵列(FPGA)强大的并行处理能力,在FPGA上实现说话人识别算法,并从识别速度和识别精度两个方面对系统进行优化。研究了说话人识别算法的原理,针对其特点构建了SOPC系统,用乒乓操作实现语音采集和处理,利用FPGA的硬件实现算法中较为耗时的模块,提高了识别速度,同时又利用遗传算法来生成模板码书,提高了识别精度。最终,实现对说话人身份进行识别的功能,系统具有较高的实时性和识别精度。     

基于FPGA的双CPU容错控制器设计

基于冗余容错思想,设计基于现场可编程门阵列的双CPU容错控制器。该容错控制器在故障情况下可通过回溯重载进行故障判定和系统性能恢复,控制器控制律在传感器失效时能进行自我重构。仿真结果表明,该容错控制器通过冗余CPU的切换和控制律的重构实现了系统故障情况下的容错纠错功能。     

基于Nios Ⅱ的多用途扩频信号源组件设计

扩频信号源是扩频系统的重要组成设备,可以为扩频接收机提供各种形式的扩频信号（如直扩、跳频等）。针对目前市场上的扩频信号源价格昂贵,采用专用的扩频芯片也存在扩展和升级性能较差的问题,提出采用NiosⅡ软核处理器来实现性价比高且能够灵活改变调制方式的扩频信号源,将NiosⅡ的自定义组件技术与扩频信号源的产生原理相结合,设计出了一种基于NiosⅡ的扩频信号源自定义组件。此组件拥有直扩和跳频两种可选的调制方式,并且具有各种可控制的参数。在应用时利用SOPC（可编程片上系统）技术,只需在NiosⅡ系统中加入此组件并在顶层软件中调用该组件驱动函数库的函数即可产生多种调制方式的扩频信号。     

基于Nios II软核处理器的SD卡接口设计

随着FPGA的低成本化和整合资源的不断增强,FPGA在整个嵌入式市场中的份额在不断增加。基于FPGA的NiosII软核以其高度的设计灵活性和完全可定制性在现今电子产品设计及工业控制中扮演着重要的角色。此外,以SD卡为代表的大容量存储卡成为消费电子类产品最重要的存储媒体。基于NiosII软核处理器来读写SD卡的接口设计在诸多电子系统中的使用也愈来愈多。文中给出了基于NiosII软核处理器的SD卡接口设计方案,并介绍了NiosII的驱动架构,给出SD存储卡在NiosII软核上的驱动程序设计。