雷达产品静电防护

静电与静电放电(ESD)现象是普遍存在的一种自然现象,静电放电除可造成电子产品失效外,还可能产生电磁脉冲引起雷达产品误动作和信息丢失,本文就雷达产品的静电危害、静电防护的必要性、防护措施作简单介绍。     

ESD对微波组件的危害及其防护

在微波组件的生产过程中,静电放电(ESD)是导致产品失效的主要原因之一。介绍了ESD损伤的失效类型,分析了ESD对微波组件造成的危害特点,阐述了在微波组件设计和生产中静电防护的重要性,以及所采取的ESD防护管理方法和ESD防护的具体技术措施。     

舰载电子产品静电危害及其防护

静电放电（ESD）对于电路引起的干扰是电子抗干扰技术中十分重要的一项,目前,电子产品的静电放电敏感度测试已作为电子兼容性测试的一项重要内容,而舰载电子产品中的静电问题尤为重要,本文就静电产生的机理、静电危害及其防护措施展开简单的讨论。     

静电对点阵类LCD造成显示性能影响初探

通过对静电产生机理、静电放电模型、ESD的防护与测量等进行分析，结合LCD生产过程中静电对产品的损坏实例进行机理分析，并采取措施以减小静电对产品的影响，为LCD、LCM生产过程中静电防护提供参考。     

怎样避免微电子封装生产车间的静电放电（ESD）现象

文章介绍了微电子封装产品生产车间静电放电（ESD）现象的产生途径和对封装电子元器件的危害，并简要叙述了为避免生产车间的静电放电（ESD）现象应采取的相关防护措施。     

浅谈电子制造过程中的静电及静电防护

静电放电（ESD）就是一定数量的电荷从一个物体（例如人体）传送到另外一个物体（例如芯片）的过程。这个过程能导致在极短的时间内有一个非常高的电流通过芯片,35％以上的芯片损坏都可以归咎于此。因此,在电子制造行业里保护芯片免受静电放电的损害是非常重要的。实际上,很多公司在各种不同电子应用中都遇到了如何应对急速增长的静电防护需求的问题。针对ESD机制和防护作了一个较全面的介绍,包括ESD原理、电流产生、危害、防静电工艺要求等。     

电装车间的静电危害及静电防护

静电放电是一种常见的自然现象,它对电子产品生产、装配的危害所造成的损失是不可估测的.电装车间承担着电子产品装配任务,需要进行元器件焊接、组装、调试、包装等工序,由于接触分离、磨擦、感应等作用产生静电,可随时对产品造成静电危害.分析了电装车间主要静电产生源和静电放电产生的原因、机理及破坏机制,提出了在接地系统、人员、设备以及环境等方面有效的防静电措施.     

重提静电防护

静电放电（ESD）是在电子装配中电路板与元件损害的一个熟悉而低估的根源，它影响每一个制造商，无任其大小。虽然许多人认为他们是在ESD安全的环境中生产产品，但事实上，ESD有关的损害继续给世界的电子制造工业带来每年数十亿美元的代价，为了有效地抗击和防止静电放电，必须对静电及其对电子元件和产品的危害有正确的认知，然后采取适当的工具、材料和措施创造一个静电安全的工作环境。     

SMT组装技术与ESD防护技术(待续)

分静电基础知识、ESD防护技术两部分，第一部分主要介绍静电特点、静电衰减与积累规律、人体静电的起电方式、静电损伤的失效模式；第二部分主要介绍静电防护的必要性、静电防护的目的与途径、静电防护的过程控制、静电防护系统的构成。     

金属结构设备ESD问题的整改及防护

随着微电子技术的广泛应用及电磁环境越来越复杂,静电放电(ESD)对电子设备的危害日益严重。参照IEC61000-4-2标准,对某型设备进行间接静电放电和直接静电放电试验研究。通过对该型设备的结构特点进行分析,归纳总结出其典型的结构特征,即以金属结构为主体且金属外壳接大地的设备。通过试验及工程经验,介绍了以金属结构为主体且金属外壳接大地的设备静电放电问题,分析了可能产生的ESD问题的原因,并提出了相应的整改措施,在此基础上,提出相应的ESD防护设计措施。     

一种系统级封装的ESD保护技术

介绍了一种系统级封装(SiP)的ESD保护技术.采用瞬态抑制二极管(TVS)构建合理的ESD电流泄放路径,实现了一种SiP的ESD保护电路.将片上核心芯片的抗ESD能力从HBM 2 000 V提升到8 000 V.SiP ESD保护技术相比片上ESD保护技术,抗ESD能力提升效果显著,缩短了开发周期.该技术兼容原芯片封...     

应用于片上ESD防护中新式直通型MOS触发SCR器件的研究

在基于0.13μm CMOS工艺制程下,为研究片上集成电路ESD保护,对新式直通型MOS触发SCR器件和传统非直通型MOS触发SCR进行了流片验证,并对该结构各类特性进行了具体研究分析。实验采用TLP(传输线脉冲)对两类器件进行测试验证,发现新式直通型MOS触发SCR结构要比传统非直通型MOS触发SCR具有更低的触发电压、更小的导通电阻、更好的开启效率以及更高的失效电流。     

沉积静电效应及防护研究

简述沉积静电的形成机理，介绍了沉积静电的3种放电形式：跳火花和电弧、表面流光放电、电晕放电；讨论了沉积静电的放电效应；通过对无沉积、轻度沉积、严重沉积3种静电条件下电磁场天线接收信号的分析，研究了沉积静电对导航系统的影响；针对沉积静电的危害，从沉积静电防护的目标和防护措施两方面讨论了沉积静电的防护对策。     

电子封装净化间的静电防护及监控

随着电子产品集成度越来越高,器件对静电也越来越敏感,容易受静电放电导致损伤或损坏。文章介绍了静电的产生机理,阐述在生产制造过程中静电产生的来源以及危害。介绍了净化间内部抑制静电产生的三大措施:防止静电荷积聚,建立安全的静电泄放通路,以及采取静电监控设备进行静电监控。提出采用镀锡铜排环绕厂房内部的形式来消除静电防护死角,并重点描述了防静电门禁系统和静电在线监控系统的工作原理及功能实现,结合电子封装厂房结构特点,首次提出防静电门禁系统与风淋门联动控制,有效控制封装厂房的静电来源。     

用于ESD防护的PDSOI NMOS器件高温特性

研究了基于0.18μm部分耗尽型绝缘体上硅(PDSOI)工艺的静电放电(ESD)防护NMOS器件的高温特性。借助传输线脉冲(TLP)测试系统对该ESD防护器件在30~195℃内的ESD防护特性进行了测试。讨论了温度对ESD特征参数的影响,发现随着温度升高,该ESD防护器件的一次击穿电压和维持电压均降低约11%,失效电流也降低近9.1%,并通过对器件体电阻、源-体结开启电压、沟道电流、寄生双极结型晶体管(BJT)的增益以及电流热效应的分析,解释了ESD特征参数发生上述变化的原因。研究结果为应用于高温电路的ESD防护器件的设计与开发提供了有效参考。     

陶瓷封装过程中的静电防护

半导体器件制造过程中的静电防护是十分重要的。文章从静电放电的模式出发,结合封装制造过程实际情况,列举了静电防护的各种措施。从材料、设备、设施等各方面提供有效的静电防护和安全的静电放电通道。随着半导体器件的高密度化以及为满足更多静电敏感器件的需要,传统的静电防护措施能力已经远远不够,还须对更多静电防护的细节进行改进提升。同时结合生产过程中的静电失效情况,在分析过程中找出失效源,进而在设备、材料上进一步提升整个静电防护系统的能力,为有效降低器件所受的静电损伤提供有力的保障。     

现代通信产品静电防护技术导则

本导则提出了电子通信设备机房内静电荷的产生根源及静电放电对其设备正常运行的影响机理，提出机房内环境装修的静电防护措施及静电防护操作等，从而达到有效地控制静电荷的，确保电子通信设备安全可靠运行。本导则适用于以集成电路为核心的现代通信设备机房的设计和管理。     

一种用于提高ESD保护器件开启速度的新型变化横向基区 掺杂结构双触发晶闸管

The turn-on speed of electrostatic discharge （ESD） protection devices is very important for the protection of the ultrathin gate oxide. A double trigger silicon controlled rectifier device （DTSCR） can be used effectively for ESD protection because it can turn on relatively quickly. The turn-on process of the DTSCR is first studied, and a formula for calculating the turn-on time of the DTSCR is derived. It is found that the turn-on time of the DTSCR is determined mainly by the base transit time of the parasitic p-n-p and n-p-n transistors. Using the variation lateral base doping （VLBD） structure can reduce the base transit time, and a novel DTSCR device with a VLBD structure （VLBD_DTSCR） is proposed for ESD protection applications. The static-state and turn-on characteristics of the VLBD DTSCR device are simulated. The simulation results show that the VLBD structure can introduce a built-in electric field in the base region of the parasitic n-p-n and p--n-p bipolar transistors to accelerate the transport of free-carriers through the base region. In the same process and layout area, the turn-on time of the VLBD DTSCR device is at least 27% less than that of the DTSCR device with the traditional uniform base doping under the same value of the trigger current.     

CMOS射频集成电路ESD保护的挑战

随着集成电路(IC)T艺进入深亚微米水平,以及射频(Radi0.Frequency,RF)IC工作频率向数千兆赫兹频段迈进,片上防静电泄放(ESD)保护设计越来越成为RF IC设计的挑战.产生这一挑战的关键原因在于ESD保护电路和被保护的RF IC核电路之间存在着不可避免的复杂交互影响效应.本文讨论了RF ESD保护的研究和设计领域的最新动态,总结了所出现的新挑战、新的设计方法和最新的RF ESD保护解决方案.     

SiGe工艺中HBT结构ESD保护电路设计

为有效控制生产成本,减少工艺步骤,提出了在SiGe工艺中,用SiGe异质结双极型晶体管(HBT)代替传统二极管来实现静电放电(ESD)保护的方案。通过设计不同的HBT器件的版图结构,以及采取不同的端口连接方式,对HBT单体结构防护ESD的能力强弱和其寄生电容大小之间的关系进行了比较分析,并从中找出最优化的ESD解决方案。应用于实际电路中的验证结果表明,此方案在ESD防护能力达到人体模型(HBM)2 kV的基础上,I/O(IN/OUT输入输出)端口的寄生电容值可以做到200 fF以下,且此电容值还可通过HBT串联模式进一步降低。