一种适用于低功耗超长指令字DSP处理器的硬件循环缓冲设计

提出了用于VLI WDSP处理器的硬件循环缓冲器的设计.该DSP处理器在结构上利用了在信号处理程序中循环经常出现这一特点,专门设计了硬件循环处理模块用来消除因循环跳转造成的流水线等待,以达到循环的零开销处理从而提高DSP的性能.设计过程中为了减小硬件开销,对循环的长度特点进行了分析,把循环分类两类并用不同的方法处理.结果表明循环跳转的处理是在独立模块中操作,没有造成流水线的等待提高了性能,该硬件循环的面积是3 .8 k逻辑门.     

适用于AVS的自适应环路滤波器硬件设计

设计了一种适合于AVS的自适应环路滤波器,由于计算复杂度高的特点,采用并行加流水的方法实现自适应环路滤波的硬件设计,达到了实时解码的要求.采用Verilog语言进行设计、仿真,通过FPGA验证.用0.18μmCMOS工艺库综合,电路规模为3万门左右,最高频率能够达到140MHz,可实时解码720p/1080i高清AVS码流.     

一种适用于DSP的安全模块的设计

为了提高DSP系统的安全性能,结合AES总线加密和数据完整性检测两种安全方式,设计了一种新的安全机制.然后采用流水线技术对这种安全机制进行了硬件实现.利用Xilinx公司Virtex5系列的xc5vlx30-3ff324FPGA硬件实现结果表明,安全模块的最高频率达到230.265MHz,数据吞吐量可达7.19Gb/s,满足DSP高实时性和大数据吞吐量的应用要求.     

适用于IP设计的16位可扩展定点DSP

介绍了一种称为ＷＤＳＰ的１６位定点ＤＳＰ,它具有一条指令完成一向量操作及ＤＭＡ数据传输与数据运算并行操作的特点。该ＤＳＰ的结构和指令集设计规则,使其可根据不同的应用,通过增减功能模块及相应的指令来定制ＤＳＰ。     

适用于更多应用的1GHz DSP

未来10年,全球DSP产品将向着高性能、低功耗、加强融合和拓展多种应用的趋势发展,DSP芯片将越来越多地渗透到各种电子产品当中并成为各种电子产品的技术核心,受到业界的青睐。近日,TI公司推出的业界首款1GHz DSP是在创下720MHz DSP世界记录后对实时半导体性能的重新定义,它将有力推动人工视觉、无线家庭媒体中心、媒体流设施与内容交付以及其它实时应用领域的不断进步与创新。TI公司720MHz DSP基于TMS320C64x DSP核心,采用0.13 微米铜工艺技术,该设计针对增加多通道密度、增强多功能灵活性,以及增加带宽而实现更高的帧速率与更…     

DSP硬件等待状态发生器设计

本文讨论了DSP与低速器件接口时的软件解决办法，以及该办法所存在的问题，并提出了相应的硬件解决方案，它能很好地解决DSP与各种外部器件的接口问题。     

基于DSP的电气平台硬件设计

设计了基于TMS320F2812的电气平台,通过CPLD架构外围电路,对外扩数据存储器SRAM,外扩高精度数模转换器ADS8364,串行通讯RS-485、CAN的原理与应用做了详细的研究,给出了SRAM、模数转化器、485、CAN收发器与TMS320F2812的硬件接口原理方框图。     

基于DSP语音识别系统的硬件设计

语音识别是当前研究热点之一,应用十分广泛。系统浮点运算量很大,所以采用浮点型DSP。文章主要研究以DSP处理器为核心的硬件系统,包括电源电路,复位电路,时钟电路,JTAG接口电路,外部存储电路和语音处理电路等,并对每个电路模块进行详细的阐述。该方案已经可以作为模板电路实现。     

一种适用于多核DSP片外扩展的网络接口的设计

分析了RapidIO在多核DSP互连应用中的优势,提出了一种针对多核DSP应用的可扩展的片上网络互连结构.设计并实现了一种兼容RapidIO协议的网络接口体系结构,建立了网络接口的功能仿真模型,并在此基础上评估了网络接口的吞吐量和附加延时.     

适用于FPGA的浮点型DSP硬核结构设计

提出一种浮点型数字信号处理器(DSP)硬核结构,在兼容定点数运算的同时,也为浮点数运算提供较好支持。目前各大现场可编程门阵列(FPGA)主流厂商在实现浮点数运算功能时均采用软核实现方式,即将浮点数运算算法映射到芯片上,通过逻辑资源和DSP模块实现。相比于传统方法,提出的硬核结构在不占用FPGA中其他逻辑资源情况下,仅利用DSP模块便能完成浮点数运算。设计中,充分考虑负载和时延影响,插入多级流水线,显著提高浮点数的计算效率。采用中芯国际(MCI)28 nm工艺设计并完成所提出的浮点型DSP硬核结构。仿真结果表明,所提出的硬核结构的单个浮点数加法和乘法效率为0.4 Gflops。     

一种适用于空间飞行器的可重构信息处理平台硬件设计

在我国空间通信技术取得巨大发展的今天,对空间飞行器电子设备功能可重构、可升级、运行代码可更换的需求越来越多。分析了空间辐射效应对高性能数字信号处理器（DSP）和SRAM型FPGA的影响,提出了一种适用于空间飞行器上的可重构信息处理平台的硬件设计方法,具有可重构、可在线升级运行代码的特点。该硬件架构计由高性能DSP和高可靠性的反熔丝FPGA为主要组成,提出了这种架构对抗空间单粒子效应的方法。该电路设计方法可以为空间飞行器通信设备的设计提供参考。     

DSP设计永生于ASIC

介绍了高性能DSP应用于ASIC中的技术优势及潜力。     

基于DSP的运动控制器的硬件设计

以TI公司2000系列DSP为核心,设计必要的外围扩展电路,包括存储器译码电路、D／A转换电路和CAN总线通信电路,共同构成高性能运动控制器,该控制器能够高速完成各类复杂的运动控制算法和控制策略,并能与控制计算机实现高速通信,实际应用也表明该控制器的良好性能。     

基于DSP的SERCOS接口卡的硬件设计

本文结合SERCOS接口卡的特点,详细介绍了SERCOS接口卡硬件部分的设计,包括整个接口卡的设计思路、设计方案以及SERCOS816和TMS320F2812芯片的接口电路及其外围电路。从硬件方面实现了SERCOS总线的接口功能,为开发SERCOS接口卡提供了参考。     

DSP航姿信号模拟器硬件设计

介绍了一种航姿信号模拟器的设计与实现,该模拟器是基于DSP的设计方案,硬件设计部分应用了TI公司的TMS320F2812数字信号处理芯片作为控制部分,和中船重工的12SXZ D/A转换芯片作为航姿信号产生的核心。该模拟器可与计算机接口或直接嵌入自动测试系统中,具有跟踪速度快、精度高、控制简单等特点。     

可编程低功耗DSP架构适用于先进无线标准

无线网络的未来将转向融合系统,支持用于蜂窝、Wi．Fi、DTV、白色空间（whitespace）等应用的最严苛的通信标准,灵活的统一平台是必不可少的。业内领先的硅产品知识产权（siP）平台解决方案和数字信号处理器（DSP）内核授权厂商CEVA公司,日前推出完全可编程的低功耗DSP架构框架CEVA．XC4000。     

基于DSP的视频监控系统硬件设计

提出一种基于DSP的视频监控解决方案。系统设计加入FPGA模块,使得设计方便、灵活,可广泛应用于工业控制、交通系统和数字视频展台等领域。该系统主要由电源、视频信号处理、FPGA和外围接口等4个功能模块组成．主要介绍这4个模块的硬件电路设计。该设计方案已成功应用于数字视频展台产品设计中。     

基于DSP的高速数据采集系统硬件设计

为了满足数据采集及信号处理系统中对数据实时性的要求,采用TMS320VC5509为中心处理器,并对A/D转换、电源及复位电路、时钟电路、JTAG仿真电路等外围硬件进行了设计,使其能够在高速采样信号下,及时对数据进行处理,达到系统对处理速度的要求,实现了一种基于DSP的高速数据采集系统设计。     

音频专用DSP核的硬件循环设计

介绍了一个音频专用DSP核的硬件循环设计.该设计能实现单条指令和多条指令的硬件循环,并且由同一个电路实现,具有相同的指令格式,并支持最多4重嵌套的硬件循环.基于FPGA开发平台进行实验验证,结果表明,该设计能够正确高效地实现循环操作,为音频专用DSP核实现音频解码提供必要的支持.