网络处理器中微引擎设计

本文基于网络处理器中微引擎在POS口和千兆以太网口通信中的应用,详细叙述了千兆以太网端口和POS端口通信中微引擎设计的关键技术——多线程接收,线程间互斥和同步。为网络处理器中微引擎的软件设计提供了一些参考方法。     

网络处理器简介及其微引擎设计

网络规模的膨胀型增长、用户对宽带需求的急速增加、各种新业务的层出不穷和智能化管理、应用可升级的技术需求催生了网络处理器，形成了以网络处理器为核心的新一代网络设备体系结构。该文简要介绍了网络处理器的定义、结构及其特点，分析了网络处理器设计与通用处理器的主要不同点，着重阐述了网络处理器的核心部分——微引擎的结构和设计重点。     

基于硬件多线程机制的网络处理器微引擎设计

网络处理器(NP)是一种专门处理网络应用数据包的处理器,和特殊应用集成电路(ASIC)相比,网络处理器有着更加灵活的特点,其可以通过编程来实现不同的网络应用.随着网络技术的发展,网络处理器的使用场景也变得越来越广泛,对微引擎(ME)的性能和执行效率也有了更高的要求.为此设计了一种硬件8线程微引擎,利用专用的硬件线程切换...     

IXP2400网络处理器及其微引擎中多线程实现的研究

网络处理器兼顾了ASIC的高性能和RISC芯片的可编程灵活性,能较好地满足数据通信高速发展的要求,在将来的网络设备中,有广阔的应用前景。IXP2400是Intel公司推出的第二代网络处理器。它采用了高性能的并行体系结构来处理复杂的算法、包内容检测、流量管理和线速转发。多线程技术是IXP2400实现高速数据处理的关键技术。该文介绍了IXP2400的硬件结构及软件开发,并分析了其微引擎中多线程实现的有关技术。     

网络处理器应用软件的Teja NP开发平台

以网络处理器Intel IXP2400为例，针对在实际使用Intel SDK进行网络应用开发时所遇到的问题，通过分析Teja NP开发平台所提供的开发方法，提出一种在网络处理器上应用开发的新方法，旨在介绍一种降低网络处理器上应用开发难度、加快开发进度的思路和方法。     

网络处理器IXP425及其应用

本文介绍了一种新型的网络处理器IXP425，分析了其模块结构组成和性能特点，并讨论了最新型的网络处理在智能住宅中的应用，该设计方案充分利用了IXP425优秀的宽带能力，大幅提高了智能住宅的网络性能和控制能力。     

网络处理器体系结构的比较与分析

网络处理器作为路由器设计的关键部分，不仅具有ASIC的功能，同时有着通用CPU的编程能力，在速度与可编程方面均有着优良的性能。该文主要阐述IBM NP4GS3与Intel IXP 1200两款网络处理器的体系结构，并对网络处理器的总线设计、微引擎机制、存储器设计等关键部分加以比较分析，为设计网络处理器提供参考。     

基于网络处理器的IP-DSLAM设计

利用网络处理器的高速处理能力和完全的可编程特性,本文提出了基于IXP2350的IP-DSLAM设计方案,实现对网络数据包的快速处理和转发.从硬件和软件上对系统进行了分析,对于数据面功能模块的具体处理过程进行了详细的研究和设计.通过仿真测试验证了系统设计的可行性.     

嵌入式图形处理器中几何变换引擎的设计

针对嵌入式系统处理三维图形时需要良好的实时性要求,提出使用专用嵌入式图形处理器负责图形处理,用以缓解CPU负担,提高处理速度的解决方法。几何变换引擎位于图形处理器内部图形流水线的第一级,负责处理三维图形在空间坐标系中的位置变换。设计了几何变换引擎的架构模型,采用Verilog HDL实现引擎的IP软核,并在Modelsim和QuartusII环境中完成IP核的功能仿真与时序验证。综合后,IP核占用FPGA资源为9715逻辑单元,单顶点的处理时间为160ns,实现处理图形几何变换的任务,达到预期设计要求。     

基于网络处理器的ICMP快速处理方法

针对网络处理器IXP 2XXX对所有数据包均根据TCP/IP,协议层的标识逐层进行分析,从而导致ICMP(网际控制报文协议)处理速度慢,抵御ICMP洪水攻击效率低的问题.提出了在网络处理器的微引擎处理中嵌入ICMP处理模块,建立了ICMP模块的处理流程,并通过设置ICMP异常标识进行跳转处理,减少冗余检查的步骤,实现了对异常ICMP的及时处理.仿真实验结果表明,该方法对ICMP数据包的指令周期明显少于原IXP2XXX开发包中的方法,提高了处理ICMP包的性能.     

Processor structure design

Translated from Kibernetika i Sistemnyi Analiz, No. 4, pp. 159–168, July–August, 1995.     

网络处理器的编译器聚集

描述了针对异构多核处理器的编译器Shangri-la基于Whirl2c构建统一编译后端框架采用的编译器的聚集技术,介绍了它采用的地址转换方法来解决聚集时不同寻址方式面临的指针共享问题。这些技术的运用使Shangri-la很好地整合了两种不同内核的编译工作。这种统一的编译平台使得网络程序员从传统繁琐的网络程序编写方式中解放出来。     

基于网络处理器的高速网络数据过滤

随着网络应用的增长,网络数据流量在以翻番的速度增长,网络数据的采集和过滤作为实时性要求高的入侵检测系统的支撑系统,其数据处理能力直接影响入侵检测系统的效率。高处理能力和高编程性的网络处理器的出现,克服了基于传统CPU架构的数据采集和过滤系统的性能局限,在高速网络中实现了性能和灵活性的结合,达到了高速数据处理和检测规则的动态更新。在此架构基础上,通过多种方式能够提高数据处理效率,文章提出了在网络处理器实现的NIDS中集成优化规则集的方式实现高效数据过滤。     

网络处理器性能评估模型

针对基准测试工具在网络处理器性能评估中应用的局限性,该文提出了网络处理器性能评估模型。将网络处理器系统划分为系统、功能、任务和硬件等层面,逐级进行系统的性能评估,从而实现了多级并行系统性能评估的有效简化,确保了系统性能分析的效率与准 确性。     

Diagnosis of a Regular-Structure Processor Network

A method for exactly locating a defective processor in a tree-like processor network or for detecting double faults through a special test matrix of some code is designed. The complexity of realization of the method is determined and the possibility for reducing the complexity under appropriate simplification of the problem is stated. There is a possibility for exactly locating an error in the outputs of a defective processor in the last tree tier.     

基于网络处理器的网络信息审计系统

传统基于通用处理器和ASIC的解决方案无法兼顾网络信息审计系统对高性能和灵活性的要求。该文以网络处理器IXP2400为例,对基于网络处理器的信息审计系统结构进行了研究,阐述了其数据处理机制、资源分配和核心关键技术。利用Radisys公司的接口卡ENP-2611,对提出的系统结构进行了实现,并研究了基于网络处理器的高效中英文多模式匹配算法。试验表明,系统的处理速度约为500Mb/s,和已有的实现相比,在性能上有较大程度的提高。     

面向入侵检测的网络处理器设计

网络速度快速提升、网络协议日新月异、攻击种类层出不穷,传统的基于软件的IDS检测速度已不胜任千兆以上网络。该文引入网络处理器技术,以硬件代替软件实现关键算法,解决了入侵检测中的速度瓶颈问题。设计了一个面向入侵检测的高速网络处理器原型,仿真实验表明其检测速度为原系统的107.36倍。     

网络处理器的原型验证技术

介绍一款网络处理器的设计方案,根据该网络处理器体系结构的特点,论述针对数据处理内核的原型验证技术。讨论原型验证平台的结构,在采用多片FPGA进行原型验证时要考虑复位时序、时钟同步等因素,以及原型验证过程。实验结果表明,该原型验证平台有效验证了网络处理器核心部件的设计功能。