基于类线性插值算法的DDFS设计与实现

提出一种可用于DDFS的类线性插值算法,并在FPGA上进行了硬件实现。分析了DDFS核心模块(相位-幅度转换模块)中各种算法的优缺点,提出了一种采用线性函数和抛物线函数对正弦波曲线进行分段拟合的算法。该算法提高了算法精度,有效降低了算法复杂度,有利于加快硬件的运行速度。通过Matlab对拟合结果进行分析,得到符合电路性能要求的多项式系数。对基于类线性插值算法的DDFS进行硬件设计。采用Altera 公司Cyclone II器件进行FPGA实现。实验结果表明,该DDFS的频谱纯度高,SFDR达－94 dBc。电路结构简单,易于实现。     

基于混合CORDIC算法的高速DDS设计

在详细分析DDS的基础上,针对传统DDS在输出频带范围和输出杂散上的缺陷,提出了一种高速、低功耗的DDS数字电路设计方案。利用相位补偿和相位分路技术,在保持工作频率不变的情况下有效地提高了DDS输出频率,同时采用混合型CORDIC算法实现相幅转换,以优化其在运算速度和相位精度方面的性能。在1.2 V,25 ℃,TT条件下进行仿真,结果表明,当时钟频率为500 MHz时,DDS输出信号SFDR达到88.068 dB。     

一种基于非均匀分段线性插值的直接数字频率合成器

提出了一种基于非均匀分段线性插值的直接数字频率合成器（DDFS）的设计方法．在所设计的DDFS的相位幅度转换模块中．通过对正弦函数的0到π/2段进行非均匀分段,然后在每一段中采用线性插值近似实现．采用此方法。在八分段、十四分段情况下DDFS的无杂散动态范围（SFDR）值分别达到64．7dB、73．3dB。     

DDS的杂散分析及频率扩展研究

介绍了直接数字频率合成器（DDS）成功开发的基础上扩展其频率上限的一些方法,同时对其杂散进行了分析。DDS芯片采用AD9852,控制电路采用TMS320C31,该数字频率合成器通过编程方便地完成调幅、调频和调相功能,经过实际应用达到了比较满意的效果。     

基于Delta-Sigma的DDFS设计

该文主要介绍一种基于Delta-Sigma的DDS,通过分析Delta-Signm波形产生技术,提出了Delta—Sigma频率源实现方案,并在MATLAB和FPGA实验板上分别验证了其优点和可行性,用高阶的Delta-Sigma调制器代替高成本的DAC,设计出了一套高性能低杂散的DDS信号源。     

基于DDS的高稳高纯频谱频率源的设计

简要分析DDS输出的信号噪声。并根据DDS噪声产生的原因,有针对性的采取措施设计应用AD9851芯片的高稳定高纯频谱的频率源。     

直接数字频率合成中的相位杂散抑制方法研究

通过介绍直接数字频率合成的基本原理及性能特点，指出了DDFS中存在的几种杂散（相位截断、幅度量化、DAC转换）；主要分析了相位截断杂散对频谱的影响；重点提出从确定最佳相位保留字长的角度来优化相位截尾误差，从而达到相位截断杂散的抑制。     

基于RNS的低复杂度DDS的设计与实现

传统直接数字频率合成器(DDS)较好的输出波形性能需要较大的硬件规模来实现。针对此问题,提出了一种基于余数系统(RNS)的DDS设计方法及硬件实现结构。该方法将截短后的相位进行余数化,实现样点存储空间压缩,并提高运行速度。基于ASIC的实现结果表明,该DDS在相同输出波形性能,特别是高性能输出波形情况下,能大幅度压缩存储空间;在归一化频率分辨率为1/2³²、查找表量化位宽为16位、输出波形无杂散动态范围(SFDR)为108 dB时,2通道余数化DDS的面积仅为相同条件下传统DDS的6%,其时延也优于传统DDS。     

基于非均匀采样模型的DDS相位截断杂散谱分析

该文提出直接数字频率合成器(DDS)的非均匀采样模型,在此模型的基础上对DDS的相位截断频谱杂散进行了分析和计算,给出了一些重要的结论并指出了影响杂散特性一种较为准确的解释。同时给出了一种抑制相位截断噪音的方法。Matlab仿真结果表明在一定条件下该方法能够有效抑制相位截断误差。     

多路高精度数据采样系统设计及性能分析

论述了多路高精度数据采样系统的设计方案,提供了以16路AD6645为例的多路采样系统的实现方案。对方案中关键技术点进行了分析,给出了实现建议或处理策略。对采样系统的主要性能指标进行了分析,特别分析了采样系统的动态指标,重点讨论单路的SNR、SFDR及多路采样系统的路间串绕问题,同时提供了测试方法,并给出定量的测试结果,以及对相应测试结果进行分析定论。     

Dither信号理论分析及仿真

模拟数字转化器(ADC)具有典型的非线性特性,其输出噪声对输入信号存在着依赖关系.为了降低ADC的非线性,对减性Dither量化器控制系统进行了数学分析,得出了使量化器输出噪声与输入信号无关所需要满足的充分必要条件.并利用LabVIEW搭建了减性Dither 量化器控制系统数字仿真平台, 对系统分别加入宽带白噪声Dither信号和窄带正弦Dither信号,仿真结果表明适当地选取Dither信号将有效地改善ADC的性能.     

差分放大器MAX4145在伪随机码产生电路中的应用

主要介绍了MAXIM公司的差分放大器MAX4145的技术参数、性能特点和典型应用 ,给出了MAX4145在扩频码序列产生电路中的电路原理和连接方法。     

高速高精度数据采样系统设计及测试

介绍了高速高精度数据采样系统的组成及工作原理。提供了以AD6644为核心的采样系统的实现方案,并对方案中关键技术点进行了分析,给出了实现建议或处理策略。对采样系统的主要指标进行了分析,并重点讨论了RSN和SFDR。同时,提供了RSN和SFDR的实际测试方法以及采样系统的测试数据。通过分析不同环境下的测试结果并与AD6644评估板给出的测试数据进行比较,对测试数据进行分析,并给出了测试结论。     

PAPR对OFDM-ROF系统的性能影响分析

文章在建立正交频分复用（OFDM）-光纤无线电（ROF）模型的基础上,获得了在外部强度调制下无寄生动态范围（SFDR）等性能指标的表达式,着重分析了射频信号平均功率对OFDM-ROF系统的影响,并与单载波ROF系统进行了比较。结果表明,系统设计时应尽量降低射频信号平均功率以获得更好的性能指标。在相同的射频信号功率下,较单载波ROF系统而言,OFDM-ROF系统的SFDR有5 dB左右的下降,系统设计时应采取措施降低OFDM-ROF系统的峰均功率比（PA-PR）。     

基于FPGA的两种DDS实现

阐述了两种DDS的原理,频率合成方式（DDFS）和直读方式（DDWS）,给出了FPGA实现方式,分析了DDS的几个关键的技术指标,并通过Matlab仿真。频率合成方式是比较常用的DDS产生方式,对它做了详细的原理性介绍和实现说明,重点通过仿真详细对比了两种实现方式在性能指标上的优劣,为后人的选择提供技术参考。     

激光语音检测系统反正切补偿算法

通过理论分析激光语音检测系统,提出一种引入参数估计误差的反正切解调补偿算法,并建立了系统总谐波失真与关键参数及其误差的定量数学关系式。文中用总谐波失真（THD）和无杂散动态范围（SFDR）分别表征系统微振动信号解调效果和可以与大干扰信号（阻塞信号）相区别的最小信号值。实现了非接触、远距离、高灵敏度的微振动信号检测。通过实验和仿真均验证了反正切补偿算法的可行性。实验结果表明：该系统可以检测音频范围内的微弱振动,在现有光学硬件平台基础上,利用文中提出的反正切补偿算法,能在35 m范围内较好地还原语音信号。     

一种14位85 MS/s流水线型ADC

基于0.18μm CMOS工艺设计与实现了一种14位85 MS/s流水线型模数转换器(ADC)。采用多种低功耗设计技术来降低系统功耗和面积,包括无采样保持电路前端和运算放大器共享等技术。在无数字校准的条件下,在3.3 V电源电压、85 MHz的时钟频率和70 MHz正弦输入信号频率下,达到了67.9 dBFS的信噪比(SNR)以及82.2 dBFS的无杂散动态范围(SFDR)。该ADC功耗为322 mW,面积为0.6 mm²,适合用于需求低功耗ADC的通信系统中。     

一个65nm GP CMOS工艺0.06mm2 1.0V 2.5mW 10bit 250MS/s 电流舵数模转换器

A10 bit 250 MS/s current-steering digital-to-analog converter is presented. Only standard Vv core de- vices are available for the sake of simplicity and low cost. In order to meet the INL performance, a Monte Carlo model is built to analyze the impact of mismatch on integral nonlinearity （INL） yield with both end-point line and best-fit line. A formula is derived for the relationship oflNL and output impedance. The relation of dynamic range and output impedance is also discussed. The double eentroid layout is adopted for the current source array in order to mitigate the effect of electrical, process, and temperature gradient. An adapted current mirror is used to over- come the gate leakage of the current source array, which cannot be ignored in the 65 nm GP CMOS process. The digital-to-analog converter occupies 0.06 mm2, and consumes 2.5 mW from a single 1.0 V supply at 250 MS/s.     

数字接收机模拟信道和ADC的匹配设计

灵敏度和动态范围是数字接收机的2个重要性能。从这2项性能的定义出发,分别阐述了接收机设计中提高灵敏度和动态范围的措施,但二者相互矛盾。因此,结合灵敏度和动态范围的计算公式对数字接收机模拟信道和ADC的匹配设计进行了理论分析和计算,通过一具体接收机设计实例得出一组计算结果,并对计算结果进行了必要地说明。为接收机设计人员在接收机设计和指标分配时提供了一定的设计依据。