高速信号眼图测试中夹具影响的校准

为了在器件的高速信号眼图测试中去除夹具的影响,本文首次提出了一种利用时域和频域测量相结合,通过快速傅立叶变换和反变换,对眼图测试校准的方法,并进行了实验验证.实验发现校准后眼图的张开高度、Q因子、上升时间、下降时间、峰峰抖动等参数改变明显,并且校准后的眼图与直接测试结果符合得很好.     

高速电路的信号完整性研究

信号完整性是高速电路设计的重要环节,讨论了信号反射、信号过冲和下冲、接地跳动、串扰、定时抖动与信号迟延等影响高速电路信号完整性的主要因素,提出了在时域和频域测量信号完整性测试主要指标;给出了基于建模仿真解决信号完整性问题和基于电路合理布局和优化设计解决信号完整性问题的方法建议.     

S参数测量中针对夹具或探头的新一代去嵌方法

1S参数测量中何时需要去嵌?对于相当多的被测试产品,如接插件、使用插槽的电路板等,都需要使用专门的夹具才能进行S参数测试。这是因为这些被测件的接口通常是非SMA或者BNC等通用接口类型的,而S参数测试仪器如SPARQ、VNA等仪器的连接接口通常都是SMA或者BNC等标准类型的,因此,被测件和测试仪器的连接需要辅助夹具。如图1所示,它们是一些需要夹具才能够进行S参数测试的被测件(图1左下脚图片为Teledyne LeCroy(力科)的信号完整性S参数测试仪)。     

Serdes技术发展介绍以及未来的挑战

本文依据SerDes系统架构的发展历程,结合了当下高速接口电路的实际应用背景,根据最新pcie5.0的协议要求,提出了满足市场应用的系统架构,以及详细阐述了重点电路模块的设计要点,具体介绍了SerDes系统设计中发送端,接收端以及锁相环电路模块的功能以及实现要点。最后,总结了在未来高速的系统应用中,将面临的各方面挑战,从工艺实现到系统封装以及最后的测试环节,每一个对信号完整性考虑造成影响的环节都将成为未来限制走向更高速应用发展的关键点。希望未来的高速应用中能有新的架构突破来面对这些挑战。     

串行单通道中高速信号传输特性研究

在印制电路板(PCB)上,如果有高速信号进行长距离传输,其传输会因损耗、反射、串扰等方式引起信号完整性(SI)问题,很大概率会造成信号失真,在各个接收端无法完全复原驱动端信号.伴随着当今互联网数据量的快速增加,路由器和交换机等高速率通信设备的研究和设计非常重要,其中的关键传输通道——高速串行链路成为主要技术实现难点.基...     

高速串行接口全链路有效抖动模型与测试相干分析

接口带宽是5G、AI、云计算等信息系统核心芯片的关键属性。简单扩展传输通道数目可成倍增加传输带宽,但封装与连接器引脚增加会导致结构难题,密集的互连线会恶化串扰,高速串行接口技术必不可少。在过去的10多年中,高速串行接口在传输速度和体系架构上有飞跃式的进步,从10G发展至112G/224G,这要求对传输过程中各种非理想因素的建模和分析更加精细,业界为此建立了一套全新的方法学。抖动是高速串行接口设计和应用中最大的挑战之一,本文从全链路视角介绍超高速串行接口的有效抖动模型,并给出测试方法,为高速系统设计提供参考与指导。     

高速串行信号接收机测试

本文讨论了高速串行信号接收机测试的必要性和方法,介绍了一种针对当前主流串行信号标准的测试仪器PeRT3。     

混合信号测试的新挑战和HP54645D混合信号示波器

智能化技术的飞速发展使得产品设计师由通用的4bit微控制器转向功能更为强大的8bit微控制器。8bit器件在相同时钟速度下能传送两倍于4bit器件的数据,而其价格也已急速下降,在性能和经济角度都实际可行。然而,它也带来了紧迫的测试问题。     

高速系统的信号完整性研究

为了解决高速系统PCB设计中的信号完整性问题,从信号线的传输线效应、电路间的串扰效应、同步开关噪声、电磁辐射干扰、电源完整性五个方面分析了信号完整性问题产生的原因,提出了工程应用中的相应解决措施,给出了基于Cadence软件高效的高速系统PCB的设计方案。     

安捷伦完整方案应对高速串行测试

随着人们对信息需求的不断提高,高速串行传输凭借传输速率高的特性越来越受到市场的青睐,各种高速串行传输标准层出不穷,串行总线的传输速率也已经达到甚歪超过了5Gbit/s.     

高速电路信号完整性探讨

高速电路产生的传输线效应和信号完整性问题成为系统设计的关键。针对如何区分高速信号、如何保证高速信号的完整性进行了一些讨论。     

基于图像处理系统的高速电路信号完整性分析

系统越来越复杂，布线密度越来越大，数据传送速率越来越高速，这些都使得高速电路设计中的信号完整性问题逐渐成为设计者关注的焦点。结合高速图像解压缩处理系统分析了高速数字电路设计中的信号完整性问题及其产生的原因，并通过使用hyperlynx仿真工具针对本系统找出了解决信号完整性问题的具体方法。     

PCB信号完整性测试技术研究

随着电子产品和设备工作频率和速率的提高,PCB信号完整性研究是近年来炙手可热的技术点。如何测试PCB信号完整性才是最准确的争论一直没有停止且随着技术的发展愈加激烈。大体上,IBM、CISCO等大公司在信号测试方面各具特色,INTEL也逐渐形成了一套单独的测试方法。除此之外,对于大批量PcB生产中的插入损耗监控也是一大课题．本文将对PCB信号完整性测试技术的发展和现状做一个简要总结,对比各种测试方法的优劣。     

基于PXI Express的高速混合信号测试系统

PXI Express为PXI仪器平台增添了众多的技术优势,开辟了许多新兴测量领域.PXI Express仪器系统提供的高达2GB/s的数据吞吐量使得以前只能通过定制硬件或是昂贵的专用仪器才能实现的高速测量应用变为可能.     

高速PCB板的信号完整性设计

随着集成电路开关速度的提高以及PCB板密度的增加,信号完整性问题已成为高速PCB设计必须关注的问题之一。如何在高速PCB设计过程中充分考虑信号完整性因素,并采取有效的控制措施,已经成为当今系统设计能否成功的关键。此文在充分考虑SI的基础上,利用Cadence的Allegro完成了基于DSP和FPGA的某信号处理机的硬件设计,并使用Mentor公司的Hyperlynx进行仿真分析优化PCB设计,避免了信号完整性的潜在影响。     

PCB中过孔对高速信号传输的影响

分析了过孔的等效模型以及其长度、直径变化对高频信号的影响，采用Ansoft HFSS对其仿真验证，提出在高速PcB设计中具有指导作用的建议。     

关于高速数字电路信号完整性和电源完整性问题的探究

文章针对高速数字电路信号完整性与电源完整性问题进行了分析,希望能够为高速数字产品的研究人员提供一定的参考。     

基于信号完整性的万兆通信系统的优化设计

随着信息技术的快速发展,万兆以太网在大数据网络传输中扮演着重要的角色,然而其超高的速度使其在设计改进时就必须考虑信号完整性问题。针对万兆以太网卡高速链路的改进设计问题,分析了改进前后高速串行链路的传输特点,并建立了该链路的仿真模型,通过实测眼图对仿真模型进行了验证。对于改进方案的仿真结果,从信号完整性方面进行了分析优化,并投板测试。测试结果表明,改进后万兆以太网卡信号质量与改进前相当,改进方案一次成功,网卡运行稳定,能为用户带来高效、便捷的使用体验。     

10 Gbit/s高速串行通道的优化设计与研究

随着系统工作速度的节节攀升,高速链路信号完整性问题直接影响到最终成像的质量,成为制约遥感相机系统性能的瓶颈。文章以某航天遥感相机电子学设计中的板间光电高速链路设计为例,对PCB上高速串行链路展开三维电磁建模,进行了信号完整性仿真及优化设计,分析了介质材料、铜厚,以及AC耦合电容带来的影响,并提出了优化措施。在此基础上,提出了板间光电链路的仿真分析方法,进行了通道仿真,计算了传输通道的损耗,并将仿真眼图和实测眼图进行了对比。由对比结果可知,仿真结果与实测结果高度相似,眼高相对误差为7.3%,眼宽相对误差为11.4%。提出的分析方法对板间光电高速链路及高速串行链路中信号衰减和失真情况的分析起到有效的预估和指导作用。     

浅谈高速数字电路中的信号完整性设计

本文主要针对高速数字电路中的信号如何进行完整性设计进行了分析,要想对其进行详尽的分析,首先就要对相关的基本概念加以一定的认识,并且在此基础上,找出反射产生的原因,这样才能有目的性的找出解决方案,让信号设计变得更加完善,希望通过本文的论述能够为相关人士在今后的设计工作提供一定的帮助,更好的发展高速数字电路。