0.18μm CMOS X波段接收机射频前端设计

本文给出了一个采用TSMC 0.18 m CMOS工艺应用于X波段SAR(合成孔径雷达)的单片接收机射频前端的设计。接收机前端由低噪声放大器和混频器组成,低噪声放大器工作在9 GHz~11GHz,混频器将10GHz的射频信号转换到2GHz中频,本振信号由片外提供。在X波段频率下,尽管CMOS 0.18μm工艺特征频率比较低,工作仍然实现了低噪声系数,提高了集成度。测试结果表明,本设计在300MHz的带宽上实现了20dB的转换增益,噪声系数达到2.7Db,输入1dB压缩点达到-19.2dBm,在1.8V的电源电压下前端消耗26.6mA电流,芯片面积为1.3×0.97mm2。     

1.5-6GHz增益和噪声系数稳定的两级超宽带CMOS低噪声放大器设计与性能模拟

 针对UWB应用设计实现了一个1.5-6GHz的两级CMOS低噪声放大器(LNA). 通过引入共栅(CG)和共源(CS)结构以获得宽范围内的输入匹配,采用电流镜和峰化电感进行电流复用,所提出的LNA实现了非常平坦化的功率增益和噪声系数(NF). 经标准0.18μm CMOS工艺实现后,版图后模拟结果表明在1.5-5GHz频率范围内功率增益(S21)为11.45±0.05dB,在2-6GHz频率范围内噪声系数(NF)为5.15±0.05dB,输入损耗(S11)小于-18dB. 在5GHz时,模拟得到的三阶交调点(IIP3)为-7dBm,1dB压缩点为-5dBm.在1.8V电源电压下,LNA消耗6mA的电流,版图实现面积仅为0.62mm^2.     

一种应用于6-9GHz UWB系统的低噪声CMOS射频前端设计

本文介绍了一种应用于6-9 GHz超宽带系统的全集成差分CMOS射频前端电路设计。在该前端电路中应用了一种电阻负反馈形式的低噪声放大器和IQ两路合并结构的增益可变的折叠式正交混频器。芯片通过TSMC 0.13µm RF CMOS工艺流片,含ESD保护电路。经测试得该前端电路大电压增益为23~26dB,小电压增益为16~19dB;大增益下前端电路平均噪声系数为3.3-4.6dB,小增益下的带内输入三阶交调量(IIP3)为-12.6dBm。在1.2V电压下,消耗的总电流约为17mA。     

5.2GHz 0.18μm CMOS射频低噪声放大器的设计

采用TSMC 0.18μm CMOS工艺,设计应用于IEEE 802.11a的无线局域网络的低噪声放大器（LNA）。整个电路采用1.8V单电源供电,输入输出匹配良好。用ADS模拟软件对电路进行分析优化,结果表明：在中心频率5.2GHz处,噪声系数为2.51dB,功率增益为17.373dB。     

一个采用0.18μm CMOS工艺的3－5GHz超宽带平坦增益低噪声放大器

本论文设计并实现了一个用于UWB脉冲体制的3-5GHz超宽带平坦增益的全差分低噪声放大器。在电路设计上,采用了一种增益平坦化技术,并且利用了串连建峰与并联建峰技术,分别实现了宽带的输入匹配与整个电路大的增益带宽积。同时,利用反馈技术,进一步拓展带宽和削减带内增益波动。此LNA才用SMIC 0.18um CMOS射频工艺流片验证。测试结果表面电路3dB带宽为2.4~5.5GHz,最高增益可达13.2dB,在3－5GHz的带内增益波动仅为＋/- 0.45dB,最低噪声系数为3.2dB．输入匹配性能良好,在2.9~5.4GHz范围内S11<-13dB,电路的输入P1dB为－11.7dBm@5GHz,电路采样1.8v供电,整个差分电路消耗电流9.6mA.     

可变增益低噪声放大器的设计与实现

传统结构的低噪声放大器的噪声系数较高,增益平坦性较差。为了解决该问题,设计了可变增益低噪声放大器,其由高增益模块、中间增益模块和低增益模块构成。将有源负反馈低噪声放大器作为放大器的高增益放大模块,采集微弱的输入信号。中间增益模块通过电阻分压衰减器实现输入信号的衰减处理,确保总体放大器具有较高的线性度。低增益模块通过衰减器完成相关工作,可采集到强信号,避免三阶交调量对系统信噪比的不利干扰。实验结果说明,设计的低噪声放大器在电压增益、噪声系数和三阶交调量三方面的性能都较优。     

一种用于超宽带接收机的CMOS可变增益低噪声放大器

本文介绍一种符合中国超宽带应用标准的工作频率范围为4.2-4.8 GHz的CMOS可变增益低噪声放大器(LNA)。文章主要描述了LNA宽带输入匹配的设计方法和低噪声性能的实现方式,提出一种3位可编程增益控制电路实现可变增益控制。该设计采用0.13-μm RF CMOS工艺流片,带有ESD引脚的芯片总面积为0.9平方毫米。使用1.2 V直流供电,芯片共消耗18 mA电流。测试结果表明,LNA最小噪声系数为2.3 dB,S(1,1)小于-9 dB,S(2,2)小于-10 dB。最大和最小功率增益分别为28.5 dB和16 dB,共设有4档可变增益,每档幅度为4 dB。同时,输入1 dB压缩点是-10 dBm,输入三阶交调为-2 dBm。     

基于0.18μm CMOS工艺的3.1~10.6GHz超宽带LNA设计

本文基于特许0.18μm CMOS工艺,提出了一种新型的低复杂3.1~10.6GHz超宽带LNA电路,它由两级简单的放大器通过级间电感连接构成。第一级放大器使用电阻电流复用结构和双电感退化技术来达到宽带输入匹配和低噪声性能,第二级放大器使用带电感峰值技术的共源级放大器来同时达到高平坦增益和好的宽带性能。测试结果表明,在3.1~10.6GHz频段内,提出的超宽带LNA的最大功率增益为15.6dB,S12为-45dB,输入输出隔离度小于-10dB,噪声系数NF为2.8~4.7dB,在6GHz时的输入三阶交调点IIP3为-7.1dBm。芯片在1.5V电源电压下,消耗的功率为14.1mW,芯片总面积为0.8mm0.9mm。     

基于TSMC 0.18μm RF CMOS工艺的1.2 GHz LNA的设计和仿真

针对射频接收机芯片中的低噪声放大器(Low-Noise Amplifier,LNA)电路在工作时要求拥有更小的噪声系数和更好的隔离度等问题,采用TSMC 0.18μm RF CMOS工艺结合共源共栅结构设计了一款低噪声放大器,在导航接收机中主要用来接收GPS L2频段信号和BDS B2频段信号。通过对器件尺寸的计算和选择,使得电路具有良好的噪声性能及线性度。利用Cadence软件中Spectre对所设计的电路进行仿真。得到仿真结果为:LNA在1.8 V电源电压下,功耗为4.28 mW,功率增益为18.51 dB,输入回波损耗为38.67 dB,输出回波损耗为19.21 dB,反向隔离度S_(12)为-46.91 dB,噪声系数(Noise Figure,NF)为0.41 dB,输入1 dB压缩点为-11.70 dBm,输入三阶交调点为-1.50 dBm。     

基于0.1-μm GaAs pHEMT工艺的最小噪声系数3.9 dB的66~112.5 GHz低噪声放大器

本文基于0.1-μm砷化镓赝配高电子迁移率晶体管（GaAs pHEMT）工艺,研制了一款覆盖整个W波段的宽带低噪声放大器。提出了一种由双并联电容组成的旁路电路,能够提供宽带射频接地,减小了级间串扰,利于实现宽带匹配。采用双谐振匹配网络实现了宽带的输入匹配和最佳噪声匹配。实测结果显示,最大增益在108 GHz处达到20.4 dB,在66~112.5 GHz范围内,小信号增益为16.9~20.4 dB。在90 GHz处,实测噪声系数为3.9 dB。实测的输入1-dB压缩点在整个W波段内约为-12 dBm。     

一种用于3.1–4.8GHz MB-OFDM 超宽带系统的CMOS接收机

本文介绍一种应用于3.1-4.8GHz 多频带正交频分复用超宽带系统的全集成全差分CMOS接收机芯片。在接收机射频前端中应用了一种增益可变的低噪声放大器和合并结构的正交混频器。在I/Q中频通路中则集成了5阶Gm-C结构的有源低通滤波器以及可变增益放大器。芯片通过Jazz 0.18μm RF CMOS工艺流片,含ESD保护电路。该接收机最大电压增益为65dB,增益可调范围为45dB,步长6dB;接收机在3个频段的平均噪声系数为6.4-8.8dB,带内输入三阶交调量(IIP3)为-5.1dBm。芯片面积为2.3平方毫米,在1.8V电压下,包括测试缓冲电路和数字模块在内的总电流为110mA。     

一种3～5 GHz连续增益可调CMOS超宽带LNA的设计

提出了一种具有大范围连续增益变化的3～5 GHz CMOS可调增益低噪声放大器.采用两级共源共栅电路结构,二阶切比雪夫滤波器作为输入,源跟随器作为输出,在带内获得了良好的输入输出匹配和噪声性能.通过控制第二级的偏置电流,获得了36 dB的连续增益可调,同时也不影响输入输出匹配.该电路基于TSMC 0.18 μm CMOS工艺,在最高增益时,输入和输出反射系数S11和S22分别小于-10.1 dB 和-15 dB,最高增益达到23.8 dB,最小噪声系数仅为1.5 dB,三阶交调截点为-7 dBm,在1.2 V电压下,功耗为6.8 mW;芯片面积0.71 mm2(0.96 mm×0.74 mm).     

一种基于0.18μm CMOS工艺低功耗多频点兼容GNSS卫星导航系统接收机射频前端模块设计

本文介绍了一种全集成的L波段多频点全球卫星导航系统(Global navigation satellite system, GNSS)接收机的射频前端模块的设计和实现.该模块采用了低中频,单射频通道的设计,包括一级低噪声放大器,一级下变频器以及多相滤波器和求和电路.其中低噪声放大器采用改进的带有源极负反馈的共源共栅极结构,并保证多频点兼容且共用片外匹配网络,并通过开关进行不同工作频点的切换.另外重新设计了可用于宽带的双平衡混频器作为下变频器,其在增益,噪声和线性度等方面进行了改进.采用TSMC 0.18μm 1P4M RF CMOS进行流片,对兼容1.27GHz和1.575GHz双模低中频射频前端模块结构进行相关设计的验证.相关测试表明,对于两个工作频点,本模块可以分别提供约45dB或43dB增益,噪声系数为3.35dB或3.9dB.同时,该模块在1.8V电压下电流为11.8mA到13.5mA. 射频模块的面积仅为1.91×0.53 mm²而整体芯片面积为2.45×2.36 mm².完全满足卫星导航接收机的应用需求.     

0.18μm CMOS宽带镜像抑制混频器的设计

采用TSMC 0.18 μm CMOS工艺,设计了一种位于3.0~3.4 GHz之间,用于雷达接收机前端的宽带镜像抑制混频器.整个混频器包含3个多相滤波器,1个本振缓冲放大器,4个核心Gilbert混频器单元.通过ADS2003仿真,镜像抑制度为60 dB,达到预期结果.利用设计出的宽带镜像抑制混频器,可以直接和低噪声放大器组成接收前端电路,避免片外滤波器的使用,大大提高了集成度.