基于加法生成器的低功耗测试

本文提出了一种基于算术加法生成器的测试或内建自测试的低功耗测试方法。该方法对原测试矢量进行伪格雷码编码,优化被测电路的开关活动率,从而实现低功耗测试。8位行波进位加法器和16位超前进位加法器的实验分析表明,编码后的测试矢量显著地降低了被测电路的开关活动率;基于FPGA的实验结果表明,对于8位行波进位加法器,该方法将电路的平均动态功耗降低了15．282%,对于16位超前进位加法器,则降低了12．21%。该测试方法能侦测到被测电路基本组成单元的任意组合失效;由于原电路中加法器的复用,该测试方法可将测试硬件开销降至最小,但不会降低测试性能。     

X-DSP处理器中ALU的研究设计与功能验证

本文是结合国防科大微电子所项目要求对X-DSP处理器中ALU的加法器设计进行了详细论述,回顾了经典的加法器算法,提出了包含进位选择和超前进位两种思想的等延时结构,对40位全定制加法器的算法进行了改进。本文的研究成果包括如下一些方面：以跳跃进位加法器为基础,对加法器的低16位附加一条超前进位连来减小进位延迟时间;在分析ALU的结构基础下,对ALU采用了并行结构,使ALU可以工作在双16位模式下;通过模块分析,将数字运算控制与逻辑运算控制整合在一起,减少了芯片面积,提高了运算速度。完成设计后,通过使用SIMVIWE来观察波形,进行了模块级功能验证和系统级功能验证。     

三旋光结构一步无进位加法器的设计

针对现阶段光学计算机研究中涉及的光学加法器硬件制备困难,输入有限定性等问题,基于MSD(Modified Signed-Digit)加法原理及对称MSD编码技术,设计并实现了一种全新的光学加法器-三旋光结构一步式无进位加法器。阐述了该加法器的主光路结构设计过程和方案,给出了三旋光器抽象结构,分析和设计了控制光路的光路结构,并给出了易于硬件制备的电路实现具体方案。该加法器制备简单,对输入没有限制,并且可以一步并行完成数以千位的加法。针对上述光路和电路实现方案进行了实验验证,完成了13位以内的二进制数的无进位加法运算。实验结果表明:本文所设计的一步式无进位加法器原理正确、方案合理,并具有众多数据位数并行运算的潜力。     

具有邻域子空间电路模块的低功耗测试设计

本论文提出了具有邻域子空间电路模块的基于累加器测试的低功耗测试方法.该方法将测试矢量进行伪格雷码编码以降低电路的开关活动率,从而减少测试功耗.FPGA实现的由3~2计数器构成的8位行波进位加法器的实验表明,该方法降低了约17%的测试动态功耗.接着研究了该低功耗测试的硬件实现.通过复用电路中的加法器,巧妙、成功地避免了额外逻辑异或功能模块的引入.该设计将测试的额外硬件开销降至最低且不需要电路结构的调整.该低功耗测试方法能测试出邻域子空间对应电路基本组建模块内的任意固定性组合失效,且不会降低原电路的性能.     

基于分治策略的加法器测试向量生成技术

为应对数据通道测试中向量生成计算复杂度的日益增长,针对加法器进行研究,提出了一种基于分治策略的加法器测试向量生成技术。首先将被测加法器电路分解为并发模块和顺序模块,分别生成对应这些模块故障全覆盖的测试向量子集,再将他们的输入信号映射为被测加法器电路的基本输入,经去除冗余向量后得到完整的测试向量集。给出的实验结果表明了该技术能有效地降低加法器测试向量生成的计算量,特别对于大规模加法器电路的测试生成,其效果更佳。     

FFT处理器的算术测试与可测性设计

针对快速傅里叶变换处理器，本文提出了一种有效的可测性设计及其测试方案。测试时，该方案将处理器中的寄存器作为扫描链提高了其可控性，利用其中的加法器作为测试生成，生成的测试矢量能侦测处理器每个基本组成单元内部的任意组合失效。由于处理器中一些加法器、寄存器的再利用，以及电路结构的规则性，因而只需最少的额外硬件、面积开销即可真速、并行地实施该测试方案而不会降低电路性能。     

基于布尔偏振编码逻辑代数(BPLA)的MSD算术运算模块的设计

天然的并行特性以及单指令多数据流特性（SIMD），使得光学极易用于实现数字计算机所需要的逻辑与算术运算。但是在二进制数算术运算中，由于两数算术运算总存在进位（或借位）的传递，因此这种运算并没有充分利用光学的并行特性。为此光计算研究人员提出了超前进位法及其他数制系统来避开这一问题。MSD数的算术运算其进位仅仅与该位的左边两位数有关，因此MSD数的算术运算可在三步内实现。目前MSD数算术运算主要集中于SS替换，地址寻址存贮器逻辑（LAM）．这两种方法由于需要一系列的任符号替换算法，实现起来极其复杂。其他方法还有内容寻址存贮器（CAM），PROM器件法，二值输入逻辑门，三输入逻辑门。我们首次提出了完整的布尔偏振编码逻辑代数理论BPLA（BooleanPolarization－encodedLogicAlgebra），并以此理论为基础，设计了可编程可集成光电混合液晶编码32比特加法器，光学并行列逻辑门，光反馈反转矢量光学全加器。本文通过对MSD运算的T，W，T，W变换进行化简，首次将MSD运算用BPLA来表示，并给出了用液晶显示器实现各变换模块以及总体模块。     

基于TAC的高精度频率测量系统的设计

为解决精密加法器时钟守时系统内本地振荡器频率测量模块分辨率低、测量精度差的问题,针对加法器时钟应用场景的特点,设计了一种新型的基于高稳定度PPS(秒脉冲信号)的高分辨率频率测量系统,详细分析了该系统的电路实现及测量算法,给出了一套完善的实用方案,解决了目前应用较多的本地时钟频率测量方案的诸多缺点,实验表明该系统可实现13位时间间隔测量精度,为低成本高精度仪器仪表的设计实现提供了一种新思路。     

公交车载客人数电子计数器的设计

采用十进制加法计数器、十进制减法计数器、BCD码加法器设计一款公交车上对乘客人数进行计数的电子计数器.该计数器可以实时记录当时车上的乘客数量,为中心调度室及时了解当时的车载乘客人数情况,以便针对当时的拥挤状况及时加或减车运营,和为下站等待的乘客了解即将到站的车辆的载客人数及时作出相应的乘车选择提供了帮助.     

参数化模块库在Verilog设计中的优势研究

通过实验证明,电路设计中经常用到的加法器、减法器、乘法器等通用电路模块,采用LPM功能模块相比较Verilog硬件描述语言,能够节约器件逻辑资源,提高IC设计的效率。