SONIX公司语音IC主要特点及其语音合成分析

1 SONIX语音IC及其主要特点 台湾松瀚（SONIX）是一家专门从事高品质语音、音乐合成的专业IC设计公司,其产品已形成系列化,规格化,详见表1。由于其特有的结构,成本较低廉,因而已被愈来愈多的厂商应用于其产品设计中,如语言学习产品、语言消费电子产品等。SONIX还开发8bit微控制器,主要用于通信产品方面,同时也开发LCD驱动IC。语音IC是其主导产品。 SONIX语音IC主要特点如下。 （1）硬件设计紧凑、内置RAM,ROM（每字节占10 bit）,D／A（或PWM）、语音、音乐合成器和LCD驱动器等,因此,稍加少量外围电路即可…     

ASIC设计方兴未艾

<正> 现代电子产品的两个显著的时代特征是一“软”一“硬”。“软”指的是基于计算机CPU的软件编程技术,“硬”指的就是ASIC。ASIC是专用集成电路英文名称的缩写。 十年前,电子产品设计的基本思路是先选用通用的标准集成电路型号芯片(例如数字通用芯片74系列等等。这些芯片基本上都是小规模集成和中规模集成电路),再由这些芯片和其它元件构成更大的电路和电子系统。现在集成电路的制造工艺发生了巨大的变化,集成数以亿计的晶体管、几万门、几十万门电路的芯片已较为普遍。目前,这些芯片仍被笼统地称之为VLSI(超大规模集成电路)。VLSI通用芯片的发展并不     

ASIC设计的方法和CAD工具

本文概述专用集成电路（ＡＳＩＣ）的设计技术，着重比较常用几种ＡＳＩＣ的类型的特点，描述了ＡＳＩＣ设计的不同方法。最后，介绍计算机辅助设计（ＣＡＤ）系统的发展过程及展望。     

ASIC的设计方法和设计工具（下）

三、ASIC的设计方法和设计过程在当前世界集成电路市场上,有85％的ASIC是数字电路,下面以数字电路为例,阐明ASIC的一般设计方法和设计过程。电路设计过程从确定电路功能及规范开始,直到产生制备掩膜版的数据带,可以分成四个阶段:系统设计、逻辑设计、线路设计、版图设计。前两部分也称为逻辑级设计,后两部分统称为物理级设计。整个设计过程是从定义、概念和要求开始,逐步具体化,最后产生实用版图数据,每一步设计完成之后都需要作验证工作,以确保设计的正确性。系统设计也称为结构设计,是根据电路的总体要求作模块设计,确定每个模块的功能和指标,确定模块     

ASIC的设计方法和设计工具（上）

80年代以来,ASIC技术发展迅速,它是集成电路设计自动化、规范化以及制造工艺标准化的标志。ASIC的出现日益改变着电子产品的面貌,促进了微电子产业的革新。文章讲述了ASIC的设计方法和设计过程以及整机中应用ASIC的优越性,介绍了ASIC的CAD设计工具并指出ASIC设计是系统和电路工程师的新课题。     

多功能电子钟的ASIC设计

ASIC是应用于一些特殊场合的集成电路,他具有体积小、速度快、保密性好等特点,应用越来越广泛。多功能电子钟在日常生活等方面中有广泛的应用,本文设计了一种多功能电子钟ASIC,在QuartusII5.0下仿真。在Tanner Pro下建立标准单元库,并采用基于标准单元的设计方法得到多功能电子钟ASIC的整体版图,并详细介绍了设计思路和结果。前端采用Verilog语言描述。     

LCOS接口专用集成电路的设计

根据LCOS显示以及各种输入视频信号的特点,总结了LCOS接口电路的功能特点.以场序彩色显示LCOS接口控制电路的设计实现为例,详细介绍了接口专用集成电路的设计方法.     

FPGA与ASIC之兼容设计

为了利用FPGA和ASIC设计各自的优点,很多设计首先通过FPGA来实现,再根据需求转换成ASIC实现,同时更多的ASIC设计为了降低风险和成本,在设计过程中会选择使用FPGA进行功能验证。这就需要设计能在两者之间互相转换,怎样使电路设计以最快的速度、最小的代价来满足这一转换,本文提出了一些兼容设计方法,并进行了分析,最后给出了兼容设计实例,设计实践表明这些设计方法对FPGA与ASIC的兼容设计是行之有效的。     

LD-CELP编解码器的ASIC设计

LD-CELP可以全面满足16 kb·s-1算法的性能要求,已被广泛应用在会议电视系统、IP电话等领域.基于此规范,采用Verilog HDL硬件描述语言完成RTL级设计,所有编解码结构都由Verilog实现的DSP ensine完成,并对最佳码书序号进行了压缩处理,解决了最佳码书序号的比特浪费问题.系统物理测试采用FPGA验证方式.验证结果表明,系统功能完全正确,可实现实时编解码过程,解码语音具有良好可懂度.     

一种低复杂度DDFS的设计与ASIC实现

提出了一种基于ROM结构的直接数字频率综合器(DDFS)的实现算法和实现结构.采用三角函数分解法,降低了其对ROM的需求;并对电路进行优化设计,采用简单的移位相加,节省了乘法器,从而降低了整个电路的复杂度.用标准Verilog HDL实现整个DDFS;采用SMIC 0.18μm CMOS工艺库进行设计和实现.经仿真测试,该方法输出的频谱杂散大于60 dBc,仅需344位的ROM,工作频率可达100 MHz.整个DDFS的芯片面积为300μm×350μm.可满足大多数无线通信系统的要求.     

DTW的ASIC实现算法研究

通过分析DTW算法，提出了一种适合ASIC实现的心动阵列结构。仿真结果表明，该并行VLSI处理器阵列系统能够在N M-1个时钟周期内计算出两个模板的匹配加权距离。较之基于通用处理器串行实现的DTW算法需要的3pMN／2个时钟周期，该算法节省了大量的运算时间。     

ASIC设计中时钟偏移分析

目前的ASIC设计中,时钟偏移对同步数字电路的影响越来越大,它也越来越受到高速电路设计者的关注,因此如何解决它给电路带来的不利影响成了设计中的重要挑战、文章分析了时钟偏移的产生机理,然后提出了怎样使用CTS在时钟树中插入不同驱动能力的缓冲器,以平衡时钟网络,最后还分析了如何利用有用的时钟偏移来改善电路的时序。     

一种基于噪声的真随机数发生器的ASIC设计与实现

提出了一种应用于密码系统的硬件随机数发生器的ASIC实现,即通过振荡采样把相位噪声转变为随机数.为了使输出平稳,在输出级设计了异或链和伪随机网络.理论研究和仿真测试证明,该方案能生成分布均匀、彼此独立的随机信号.经制版流片后,芯片在1 MHz时钟下输出满足随机性测试的串行随机数.     

专用可编程语音编码电路的设计与实现

在人工电子耳蜗系统中，专用可编程语音编码电路实现将语音特征信息包容错编码为传输脉冲，并按要求的传输格式发送编码脉冲。电路独立的指令系统保证了电路能够灵活实现系统所需的各种数据传送格式。电路的容错编码能力保证了传输数据有较强的抗干扰能力。本文介绍了该电路的功能、电路的指令集设计、电路结构和逻辑设计方法以及电路的版图设计过程，并讨论了电路芯片的测试结果。电路版图面积为４．５ｍｍ×４．５ｍｍ，包含１０００个等效门及４３个引脚。     

ASIC设计中时钟偏移分析

目前的ASIC设计中,时钟偏移对同步数字电路的影响越来越大,它也越来越受到高速电路设计者的关注,因此如何解决它给电路带来的不利影响成了设计中的重要挑战.分析了时钟偏移的产生机理,提出了怎样使用CTS在时钟树中插入不同驱动能力的缓冲器,以平衡时钟网络,以及如何利用有用的时钟偏移来改善电路的时序.