X 波段捷变频频率综合器

在无线通信领域中, 高性能频率综合器是通信设备、雷达、电子侦察和对抗设备、精密测量仪器的核心部件。 现代通信系统对频率综合器的精度、分辨率、转换时间及频谱纯度等提出了越来越高的要求, 性能卓越的频率综合器均 通过频率合成技术来实现。以往通过锁相环来实现的频率综合器具有高精度、高稳定度、低相位噪声、低杂散等性能。 但是在跳频时间上只能做到几十甚至上百μS。这与某些雷达需要的频率综合器的捷变速度有差距。本文提出一种直接 合成方法,很好的解决了这个问题。     

S波段低相噪捷变频频率综合器设计

介绍了一种S波段低相噪捷变频频率综合器设计方法。由于采用DDS+PLL的方式使此频率综合器相噪优于-115dBc/Hz@1kHz,跳频时间小于5us。     

高性能X波段直接式频综的设计

介绍一种X波段直接式频综的设计方案,对其输出杂散进行分析,并给出研制结果,在10GHz的输出频率上,偏离载频1kHz处的相噪为－108dBc/Hz,杂散优于－70dBc,跳频时间小于0．7μs,可捷变40个点。     

一种X波段低相噪跳频源的设计

基于小数分频锁相环HMC704LP4设计了一种X波段跳频源,具有相位噪声低、杂散低、体积小的特点。针对指标要求拟定设计方案,简述设计过程,给出设计参数,对关键指标进行分析仿真,并给出测试曲线。     

X波段捷变频频综器设计与实现

X波段捷变频频综器是多功能雷达的一项关键技术,其指标好坏直接影响雷达的主要性能.本文从频综器的经典理论出发,介绍了X波段频综器的设计与实现方法,讨论了相位噪声、杂散、捷变频时间等主要技术指标,并给出了具体电路设计方案和实测结果.根据该方案研制的频综器已经成功应用于多个产品,显著提高了雷达的反干扰能力.     

S波段捷变频频率合成器的设计

设计了一种基于直接模拟频率合成与DDS技术相结合的S波段捷变频频率合成器,该合成器具有低相位噪声、低杂散、高集成度的性能优点.介绍了该频率合成器的设计思路,并给出了相关实物测试结果.通过相关电路设计,可使其在S波段实现输出信号的频率、功率可调,能满足多方面应用需求.     

高抗振X波段低相噪频率合成器

介绍了一个X波段频率合成器的设计,该频率合成器通过采用混频锁相环的方式实现,本振锁相环输出8 GHz的信号,作为混频器的本振信号,混频环最终输出信号为8.5~9.0 GHz,输出静态相位噪声为-93 dBc/Hz@1 kHz offset。此外,还研制了一种小型化的隔振器来降低振动对晶振的影响,对环路也采取了相应的减振措施,提高了该合成器在振动下的相位噪声,振动环境下相位噪声为-90 dBc/Hz@1 kHz offset。     

X波段雷达频率综合器

论述Ｘ波段雷达频率综合器的方案、用直接合成与间接合成相结合的方法实现直接锁定Ｘ波段ＶＣＯ的设计方法及关键技术措施。并给出达到的主要技术指标、测试结果和测量方法。     

V波段小型化低相噪频率综合器

本文研究了一种V波段超小型低相噪频率综合器,研制了L段捷变频频综、Ku波段取样锁相源、上变频组件、倍频器等四个小型化组件.为了得到较低的相位噪声和捷变频速度,本捷变频频综采用上变频-倍频方案,其中DRO PLS保证低相位噪声性能,L波段捷变频频综保证捷变频功能.该频综尺寸为100×80×30mm³,相位噪声低于-86dBc/Hz(1kHz),捷变频时间小于40μs,杂波抑制优于-60dBc.     

Ku频段低相噪捷变频频率综合器设计

介绍了一种Ku频段低相噪捷变频频率综合器设计方法。对接收本振源和发射激励源采用一体化设计,由于采用DDS PLL的方式,使此频率综合器在Ku频段上相噪优于-90dBc/Hz@1kHz,跳频时间小于10μs,激励源在Ku频段输出线性调频信号。     

C波段宽带低噪声频率源的研制

介绍了利用锁相环和混频技术,实现C波段低相噪跳频源的方案,该方案通过两个环路同时实现跳频及混频,步进36MHz,输出频率4428~5220MHz,具有低相位噪声,低杂散等特点。和以往锁相频率合成的不同之处在于:以往混频时采用主环信号4428~5220MHz作为混频器的RF端,而本方案为可以充分抑制辅环杂散,通过放大器将主环信号放大作为混频器的本振LO端。测试结果表明达到系统对项目的指标要求,该频率合成方案是可行的。     

一种小步进、低相噪频率合成器设计

综合应用锁相环(PLL)、直接数字合成(DDS)等技术,设计一种具有宽频带、小频率步进、高稳定性、低相位噪声等特点的频率合成器。主要技术指标为:频率步进1 Hz,最大频率控制误差优于4.5×10-4Hz,在10 kHz处相位噪声为-100 dBc/Hz。与传统的多环路设计方法相比,新的设计更能够满足高集成度、低成本、灵活通用的需求。并且可极大提高电路调试效率。     

一种C波段小步进捷变频频率综合器的设计

本文介绍了一种小步进、低相噪、低杂散、捷变频锁相频率综合器的设计与实现,本设计选用超低相噪锁相环芯片,采用小数分频实现小步进,通过双锁相环“乒乓”工作实现捷变频,经过对环路参数的精心设计,较好的实现了相位噪声、杂散等技术指标。     

选择低相位噪声频率合成器的最佳带宽

从分析频率合成器的相位噪声入手，研究并给出了线性近似条件下，低相位噪声频率合成器的最佳环路带宽的选择方法，并用Ｖｉｓｕａｌ　Ｃ＋＋开发软件进行计算机辅助分析和验证。     

一种C波段捷变频率源的设计

频率源是接收机的重要组成部分,对接收机性能有重要影响。该文介绍了一种C波段捷变频率源的设计,给出了设计原理和仿真,并进行了系统集成,最终完成了一款C波段频率模块的制作。测试结果表明,该频率源模块输出频率为4.0～8.0 GHz,输出幅值大于5 dBm,相位噪声优于-102 dBc/Hz@10 kHz,换频速度小于10 μs,杂散抑制大于70 dB,具有很好的环境适应性,主要性能指标均满足设计要求。已形成货架化接收机模块,批量生产超过2 000块,应用于多个工程项目中,产生了较好的经济和社会效益。     

基于数字锁相的雷达频率合成器的研究

在分析常规移频反馈数字锁相频率合成器相位噪声的基础上,提出了高频标置于环外、双反馈及倍相反馈等低相噪数字锁相频率合成技术,进行了比较详细的理论分析和讨论,给出了研究结果。     

一种低噪声快速转换频率合成器的设计与实现

介绍了一种低相位噪声、快速转换频率合成器的设计与实现,采用DDS、变带宽、频率预置等多种措施,频率转换时间〈80μs,并对实验结果进行了分析讨论。实验结果表明,该合成器相位噪声具有良好、锁定时间短,适合在超短波电台中应用。     

锁相式频率合成器相位噪声分析与仿真

相位噪声是影响频率合成器性能的重要指标,首先分析了锁相式频率合成器各个组成部分的相位噪声,然后根据相位噪声传输函数,建立了频率合成器相位噪声的精确仿真预测模型.为了验证仿真方法的可靠性,设计了一个输出频率为2GHz的频率源,实验测得的相位噪声曲线和仿真结果非常吻合.