一种单级长延时电路的设计

设计了一款单级长延时产生电路。此长延时产生电路,对输入的低脉宽宽度没有要求,一次展宽到位,同时通过精准的电流源设计,采用工艺偏差比较小的电容,消耗极小的版图面积,提高了信号精度。电路在TSMC0.35微米工艺得到验证,达到设计效果。     

WINDOWS环境下一种串行通信类的设计和实现

在讲述了WINDOWS环境下的通信中行的编辑的同时，同时讲述如何发挥C＋＋的语言优势，把WINDOWS环境下的通信串行编程的实现封装成一个类，最后再使用该类如何嵌入工程项目中。     

一种适合于SoC集成的UART核的设计实现

文章主要介绍一个通用异步接收器／发送器（UART）核的设计。按串行通信协议进行设计，具有模块化、兼容性和可配置性，适合于SoC（System—on—a—Chip）应用。仿真结果表明该核满足收发要求，功能正确；在RTL级充分考虑了资源共享，实现了对电路的优化。该IP核已用于一款16位定点DSP芯片的设计中。     

一种新型遥测模拟测试系统的设计与实现

为保证箭上设备的高可靠性,提出一种新型模拟测试系统的设计方法,以FPGA为核心,模拟外部遥测系统所需测量参数。系统采用PCI9054实现与上位机的接口设计,通过各模块硬件电路及软件协议的综合设计实现了-10 V~10 V的各直流模拟信号以及RS485数字信号的高可靠性稳定传输。经长期实验表明：模拟信号输出稳定,输出误差±80 mV,异步串行通信稳定可靠,系统数据传输速率可达到40 Mbit/s。     

一种大容量异步FIFO的设计与实现

针对判断FIFO将空和将满两个状态位的难点,提出一种阈值可以由使用者改变的可编程判断方法.以内部RAM容量为16 kB的FIFO的设计为例,基于FIFO的一般结构,介绍了产生RAM地址指针的方式,分析了添加1位指针附加位以判断FIFO状态的方法.电路基于0.18μmCMOS工艺实现.仿真结果表明,这种状态判断方法可以快速、准确地判断出FIFO的状态,FIFO的最快读写频率可达160 MHz.     

基于FPGA的通信接口模块设计与实现

针对前端射频及信号处理部分与中心机需要进行远程通信的需要,设计了一款由FPGA实现的通信接口模块。该模块实现了射频及信号处理部分与中心机的通信,包括中心机发给前端受控模块的控制命令;前端受控模块发送给中心机的状态信息;中心机控制通信接口模块实现信息转发控制的命令。通过仿真分析,该通信接口模块能够完成远程数据传输的功能。     

一种内置FIFO全双工UART的设计与实现

针对处理器与UART接口速度不匹配,设计了一种内置先进先出存储器全双工通用异步收发器,提高了处理器和UART接口的效率。该设计包含发送模块、接收模块、波特率发生器模块、数据存储模块和总线接口模块。整个设计基于Quartus II平台,使用VHDL语言编程实现。经软件仿真,验证了该设计的正确性和可行性。     

一种ECC校验算法的设计与实现

电可擦除可编程存储器(EEPROM)由于工艺结构的局限性而导致数据在存储过程中存在小概率的位反转问题。为解决该现象,设计了基于汉明码的纠错码(ECC)校验系统。结合EEPROM的结构特点和数据存储模式,该系统包含ECC校验码计算模块和数据检错纠错模块,每32 bit数据生成6 bit ECC校验码,具有1 bit/32 bit的纠错力。采用硬件描述语言Verilog HDL设计并实现了该ECC验证系统,并将其应用于基于串行外设接口(SPI)的EEPROM。仿真结果表明ECC验证系统可以保证数据的正确率,提高存储系统的可靠性。     

一种HDMI-CEC控制器的设计与实现

在充分理解HDMI-CEC协议1.4版本的基础上,提出一种消费电子控制器的ASIC电路设计方案。通过对串行接口上波形进行分析,设计了两个分工不同的有限状态机来处理协议的两个重要部分:比特位时序和信息构成。利用可综合Verilog语言完成了消费电子控制器IP核的设计,并且通过NC-Verilog的仿真工具和FPGA开发板验证其功能。仿真结果表明,该设计完全符合HDMICEC通讯接口模块的要求,并且可以作为IP广泛应用于支持HDMI接口的SoC开发中去。     

一种低压开关电荷泵的设计

设计了一款应用于亚微米工艺的传输只读存储器的编程高压的单阈值开关电荷泵。随着亚微米和深亚微米工艺的应用,N+/PWELL结反向击穿电压和栅氧击穿电压都明显降低,用于只读存储器传送编程电压的两阈值开关电荷泵应用存在着极大的风险。单阈值开关电荷泵能实现内部高压结点只高于编程一个阈值电压,使开关电荷泵在传送高压时能安全工作。电路在TSMC0.35μm工艺得到仿真验证。     

基于DSP的绝对式光电编码器串行接口设计

为了实现SSI接口的绝对式光电编码器在电机伺服控制系统中对电机位置的检测,采用了DSP芯片TMS320F2812的通用I／O口模拟SSI接口与绝对式编码器之间的通信,编写了模拟SSI接口通信时序程序并做了绝对式编码器位置检测实验,获得了绝对式编码器全范围的输出值,单圈数值为O-25536,经4096圈可输出范围O-268435456数值。得到了绝对式编码器在电机伺服控制系统中可实现位置精确采集和精确控制以及利用通用I／0口,实现SSI接口通信,其具有设计简单、成本低、易维护、位置检测精确以及可替代专用解码芯片的特点。     

FPGA高性能查找表的设计与实现

从电路角度探讨了查找表(LUT)实现原理,基于双相不交叠时钟,设计实现了一种LUT,能高效地完成移位寄存器与RAM的功能扩展。基于SMIC0.25μmCMOS工艺优化设计了对应的版图,给出了相应的HSPICE仿真结果。此电路结构增强了逻辑块的性能,提高了FPGA的整体效率与灵活性,已被应用于FPGA的设计中。     

一种实现M序列码的电路设计

在CDMA的移动通信中,用户数的多少取决于地址码的多少,m序列码是产生地址码的基础。利用移位寄存器可以产生m序列码,在很多数字电子技术教科书中,有介绍过低位m序列码的实现电路,很难找到实现M序列码的电路。通过仿真,用简单的数字电路,设计出实现M序列码的电路。因为M序列码的个数是m序列码个数的2倍,因此具有一定实际意义,而且对设计其它电路也有一定的参考价值。     

CRC—16的一种快速编码器的实现

本文从具有串行移位结构的循环检错编码器出发,通过分析,总结出了每次处理8bit的具有并行反馈移位寄存器结构的快速编码器。并计算出了联结矩阵,完成了两个用于软件编解码运算表,给出了软件编解码流程图。本文涉及的快选编码器已用于实际系统。     

一种高速只读存储器拓扑结构的设计

随着只读存储器密度越来越大,对读取速度的要求越来越高,位线大电容逐渐成为影响只读存储器读取速度的关键问题.设计了一种存储器拓扑结构,这种结构通过改变存储单元读取点的位置,能有效避免位线大电容充放电对读取速度的不利影响,极大地缩短了读取周期,提高了只读存储器的读取速度.该拓扑结构的优势在TSMC 0.13μm工艺仿真库里得到验证.     

PAL／NTSC数字编码器的设计与实现

编码器是电视系统中的一个必不可少的组成部分,它直接影响着电视图象的质量。编码器有传统的模拟编码器和近年来发展起来的数字编码器,本文主要分析了数字编码器的特点,并介绍了以Brooktree公司的Bt 855(Bt 858)为中心的数字编码器的设计与实现。     

POCSAG编码器的设计与实现

介绍了用微处理器实现的ＰＯＣＳＡＧ编码器，详细讨论了码字结构、硬件电路、软件设计及功能特点。     

一种终端控制显示系统的设计与实现

介绍了一种终端控制显示系统可以实现的功能,重点阐述了该系统的设计思路、电路组成、实现方法,以及在电路设计中应注意的问题,最后给出了该电路的测试结果,并验证了该电路设计的正确性.实验证明:整个终端控制显示系统工作稳定,具有一定的通用性,可为相关设计提供参考.     

一种健康管理芯片中数字控制保护电路的设计与实现

数字控制保护电路是健康管理芯片的重要组成部分。健康管理芯片对发射组件进行保护,具有电流检测、温度检测、过流保护、过温保护、脉宽占空比保护、寿命记录等功能。数字控制电路进行参数配置与存储,用逻辑运算处理模数转换后的信号,产生控制信号给模拟电路并上报状态。文中采用硬件描述语言设计并实现了一种串行外设接口,具有电可擦除只读存储器读写、电流和温度比较和保护、占空比检测和保护、寿命计数等功能,并采用XFAB 0. 35 um 工艺完成了芯片流片。测试结果表明:实现了组件健康管理的数字控制与保护功能,能够满足组件高可靠性、小型化、低成本的需求。