薄栅氮化工艺技术研究

介绍一种薄栅氮化的工艺方法,可用于0.8-1.0μm级别的MOS集成电路及抗辐射MOS集成电路的工艺生产中.     

CMOS/SOS集成电路的可靠性

本文综合了各类硅栅集成电路的可靠性数据,从塑料封装的商品化产品到用于军事和空间场合的高可靠气密封装集成电路的各种器件的失效率数据都包括在内。提供了关于用早期CMOS/SOS硅栅工艺生产和用先进工艺制备的器件的数据。这些先进工艺包括较低的硅片处理温度和允许采用较薄栅介质及较小特征尺寸的改进了的硅片加工技术。业已证明,CMOS/SOS集成电路的可靠性至少不低于体硅MOS电路可以达到的水平,因为它们所具有的失效模式更少。     

MOS管模型

在集成电路设计中，MOS具有十分特殊的地位。这主要是由于MOS管，特别是增强型MOS管具有工艺简单、电路功耗低、可以使用在高频电路等优点所致。     

模拟集成电路新技术

近几年来,模拟集成电路得到了飞速发展,其表现之一是使用MOS器件的模拟集成电路逐渐成为主流,改变了模拟集成电路主要使用双极型器件的局面。MOS器件具有尺寸小、功耗低等优点,特别是它与数字电路的主流工艺兼容,这对系统级芯片(SOC)的实现有重要意义。而MOS器件的噪声大,工作频率低的缺点,随着集成电路工艺和电路技术的进步,已有很大改观,完全可以满足一般电子系统对性能的要求。     

光阈值可调光电开关集成电路的研制

光阈值可调光电开关集成电路是MOS单片集成电路。它是由光电二极管和P-MOS电路构成,通过外接RC网络,在辐照度(0.025～10)mW/cm~2范围内连续调节光电开关电路的光阈值,均能实现开关性能,文中介绍了电荷积累检测技术,电路框图、版图、工艺设计考虑以及性能指标等。     

用钼栅提高MOS存储器速度

MOS 材料和工艺的改进使 MOS 器件和双极器件之间速度的差距大大缩小。例如,多晶硅栅已把 MOS 的速度提高2～3倍。现在,采用耐熔的金属钼作栅更进一步地缩小了此差距。此技术称为 R/MOS(即耐熔金属栅 MOS),已用于生产。制成的器件,共速度此硅栅电路有更大提高。虽然,此工艺是生产高速器件的工艺之一,典型工作频率高于5兆赫的双相100位 R/MOS 动态移位寄存器,却是 MOS 电路正常生产中最快的一种,另外还有其它一些重要特     

VLSI工艺发展现状点滴

随着MOS工艺向超大规模集成电路方向的迅速发展,VLSI的集成度七十年代约每年提高1倍,八十年代预测约2年提高1倍。 在此情况下,原先应用的某些常规工艺或在近来一个时期内出现的某些工艺已渐渐地与超大规模集成电路的发展不相适应了。影响电路集成度、复杂性及电路性能的材料、加工工     

MOS工艺工程技术研究

本文阐述了MOS/CMOS工艺工程技术的特点、研究内容和研究方法,对工艺工程技术进行了全面而系统的分析研究,以提高工艺综合水平,加速MOS和CMOS集成电路向高速化高集成化方向发展,并适应多电路品种的科研开发线和生产线的需要。工艺工程技术研究的核心,就是要解决把单项工艺技术与器件技术综合起来,并转化成集成电路产品的过程中所碰到的关键技术问题。它具有一定的系统性,既要遵循科技发展规律,又要遵循经济发展规律。     

CMOS数字集成电路的器件设计

本文对CMOS数字集成电路提出一种比较简捷和通用的器件设计方法。采用这一方法设计的电路,已经大量用于生产,其中包括采用国际标准的电路。实践表明:该法可以省去设计工作中的繁复计算,并在性能参数方面做到一次试投成功。避免了多次试验改版,给新品研制带来较大的效益。 一、特性方程及其工艺参数 任何复杂的CMOS数字集成电路,都是由基本单元电路组成的。基本单元电路的性能,又取决于MOS晶体管的特性。采用一维模型,MOS晶体管的特性可用下列方程表示:     

MOS晶体管失配模型研究及应用

采用0.18μm CMOS工艺,研究在模拟集成电路中MOS管的失配.通过分析MOS管在饱和区失配因素,优化MOS管失配模型,提出用最小二乘曲线拟合法进行相关模型参数提取.并根据这些参数对基本电路的失配进行预测和分析,给出改善MOS管匹配性的方法.这为相应的集成电路设计中存在的失配提供了理论依据.     

多晶硅工艺及其在双极集成电路中的应用

一、引言 随着集成电路向高集成度、高速度和低功耗的方向发展,人们研究和发展了适应这种要求的各种新工艺方法,多晶硅工艺就是其中之一。在七十年代初,MOS电路就开始使用了多晶硅自对准工艺,随后又在MOS存储器中发展了双层和三层多晶硅工艺,对提高电路的集成度和速度起了很大推动作用。近几年来,多晶     

集电极扩散隔离工艺的进展

据报导,英国本国有三家集成电路制造厂家:普莱赛公司、通用电气公司和费拉蒂公司。普莱赛公司专攻MOS,很少过问双极工艺。通用电气公司也开始此项工作,现已放弃双极工艺。只有费拉蒂公司仍生产DTL和TTL,为了使双极电路生产有进一步发展,     

一种CMOS欠压保护电路的设计

本文设计了一种CMOS工艺下的欠压保护电路,首先分析了电路的工作原理,而后给出了各MOS管的参数计算,并给出pspice仿真的结果.此电路结构简单,工艺实现容易,可用于高压和功率集成电路中的电源保护.     

MOS模拟集成电路的噪声分析和低噪声设计

本文论述了MOS器件的噪声和电路噪声的分析方法,提出了MOS模拟集成电路的低噪声设计原则,对开关电容网络中的1/f噪声和抽样过程所产生的混叠噪声作了较详细的说明,并以MOS运算放大器单元电路,开关电容积分电路为例作了噪声分析与低噪声设计,最后介绍了实验单元电路及其实测结果.     

MOS模拟集成电路的噪声分析和低噪声设计

本文论述了MOS器件的噪声和电路噪声的分析方法,提出了MOS模拟集成电路的低噪声设计原则.对开关电容网络中的1/f噪声和抽样过程所产生的混叠噪声作了较详细的说明,并以MOS运算放大器单元电路、开关电容积分电路为例作了噪声分析与低噪声设计.最后介绍了实验单元电路及其实测结果.     

基于高压BCD工艺的内集成自举电路

设计了一款基于高压BCD工艺的内集成MOS自举电路,将其应用于高压集成电路(HVIC)。对传统的内集成MOS自举电路进行改进,该改进版内置MOS自举电路集成升压控制模块,实现在HVIC通电后屏蔽HVIC输入信号,并通过集成的升压电路将自举电容电压充到预期值,解决了以往使用传统的内置MOS自举功能时,因充电速度慢、充电电压低所导致的触发HVIC欠压保护和电器频繁停机问题。基于SMIC 3μm BCD工艺对所设计的自举电路的HVIC进行流片验证。测试结果表明,升压电路将HVIC供电电压从15 V升高至16.4 V,自举电容电压可达到预期值,同时实现了替代外接自举二极管或通过SOI工艺内置自举二极管的自举功能。     

VMOS——一种新的MOS集成电路工艺

1.引言近年来,MOS数字集成电路向着高速复杂电路的方向发展。为了使电路的产量高成本低,要求增加器件的封装密度并尽可能保持不严格的尺寸对准容差。改进封装密度和工作速度要求缩短器件的沟道。可是,在标准MOS器件中,缩短沟道往往带来比器件本身电容要大的寄生电容,而且用普通工艺制作的短沟道MOS晶体管的击穿电压比较低。现在采用了各种工艺来减小寄生电容,诸如硅栅工艺、平面氧化工艺、离子注入工艺等。这些工艺是自对准的,减少了栅与源及漏的覆盖电容。     

一种无隔离区的DYL MOS混合集成新电路

本文实现了一种无隔离区的DYL MOS混合集成的新电路。考虑到多元逻辑电路的主要基本单元线性“与或’门和MOS集成电路的自隔离特点,只要对它的工艺过程稍加调整,即可在同一芯片上制成了互相隔离的适合线性“与或”门需要的大,小β晶体管和P沟道MOS晶体管。用这种集成技术,在N型硅片上试作了由双极晶体管和P沟道MOS晶体管组成的反相单元。这种电路工艺简单,可与DYL线性“与或”门在工艺上兼容,具有输入阻抗高、输出阻抗小,并可和DYL电路与TTL电路相容等优点。     

4互补金属——氧化物——半导体集成电路

互补金属——氧化物——半导体集成电路(Camplementary Mos Integrated Circuits),它是把P型沟道及N型沟道MOS晶体管制作在同一片子上来构成的电路。单沟道(P型或N型沟道)MOS集成电路多半是使用MOS晶体管作为负载电     

500V高压集成电路LCH1016的研制

本文采用N阱硅栅CMOS工艺和自绝缘偏移栅高压MOS器件结构，研制出500V高压集成电路LCH1016，重点讨论了高压器件结构对击穿电压的影响及其导通电阻特性，给出了LCH1016的电路逻辑、版图设计及工艺参数控制。