PDP扫描驱动电路中高压功率MOSFET的设计

提出了一种适合于PDP扫描驱动电路的高压功率LDPMOS和VDNMOS功率器件结构,此结构可用BCD工艺实现,其耐压高、高低压兼容性好、易集成.MEDICI模拟结果表明击穿电压可达200V.     

PDP驱动芯片中高压LDMOS建模

建立了PDP驱动芯片用高压LDMOS的SPICE子电路模型,该模型集成了LDMoS固有特性:准饱和特性、电压控漂移区电阻、自热效应、密勒电容等.与其他物理模型和子电路模型比较,该模型不但能提供准确的模拟结果,而且建模简单快捷,另外该模型可较容易地嵌入SPICE模拟软件中.模型的实际应用结果显示:模拟与实测结果误差在5%以内.     

PDP驱动芯片中高压LDMOS建模

建立了PDP驱动芯片用高压LDMOS的SPICE子电路模型,该模型集成了LDMOS固有特性：准饱和特性、电压控漂移区电阻、自热效应、密勒电容等. 与其他物理模型和子电路模型比较,该模型不但能提供准确的模拟结果,而且建模简单快捷,另外该模型可较容易地嵌入SPICE模拟软件中. 模型的实际应用结果显示：模拟与实测结果误差在5%以内.     

浙大研制成功PDP显示扫描驱动IC芯片

日前，浙江大学信息学院微电子与光电子研究所成功研制出数字电视等离子平板显示器（Plasma Display Panel，简称PDP）扫描驱动电路的IC芯片，打破了我国在该类芯片一直依赖进口的局面。随着该芯片的成功研制，一条拥有完全自主知识产权的2．5um 170V高压BCD工艺生产线也在项目合作单位杭州士兰集成电路有限公司问世。[第一段]     

基于PDP驱动技术的行扫描芯片浪涌电压抑制方法

分析了等离子体显示器中行扫描芯片的浪涌电压产生机理。结合浪涌电压产生机理从PDP驱动技术的角度提出抑制浪涌电压的理论方案,并以实验室PDP模组为实验载体,通过修改控制板驱动代码来实现该方案。通过实测新方案的波形,并观察PDP屏显示的静态图像与动态图像,验证了该方案可以有效抑制行扫描芯片的浪涌电压。该方案使得芯片的制造成本降低,从而缩减了整个PDP系统的成本。     

基于PDP扫描驱动芯片的LQFP封装热特性研究

研究了LQFP封装的96路等离子平板显示(PDP)扫描驱动芯片的封装热特性,利用有限元法对所建立的封装模型进行数值求解,并与实测结果进行比较,验证了模型求解的可靠性与准确性。研究表明,在集成电路封装设计中,增大散热基板面积、优化引线框架、提高封装热导率,对于散热性能的提高非常有效,而在外围设计中,增大印制电路板(PCB)有效覆铜面积、增加PCB有效过孔数、在芯片顶部添加散热片、加大空气流速都可使芯片散热能力显著增强。     

AC型PDP驱动芯片的研究

主要介绍应用于PDP驱动电路中的高耐压驱动芯片(地址和数据驱动芯片)，简要说明PD驱动电路的主要原理及驱动芯片的应用，重点介绍高耐压部分的工作原理及结构。     

PDP驱动芯片用能量恢复电路的设计

主要提出了一种基于PDP驱动芯片的能量恢复电路,该电路利用将各个输出端通过控制高压开关管连接在一起进行电荷共享的原理,经过Hspice仿真验证具有完整的功能,并在CSMC0.5μm CMOS工艺下得到实现.仿真结果表明这种能量恢复电路不仅可以显著降低驱动芯片的能量损耗,并且具有结构简单的特点,目前被应用于一款等离子电视的列驱动芯片中,降低芯片功耗,提高芯片工作的稳定性.     

PDP选址驱动芯片HV-CMOS器件的研究

文章提出了一种适合PDP选址驱动芯片的HV-NDMOS（High Voltage N-channel Lateral Double-diffused MOSFET）工艺结构，并通过二维MEDIC^[1]软件对该结构进行模拟，论证了其独特的优越性-防穿通。同时提出了HV-PMOS（High Voltage P-channel MOSFET）的厚栅氧刻蚀方法-多晶硅栅自对准刻蚀。     

PDP选址驱动芯片的HV-COMS器件设计

设计出一种能与 0 .6μm的标准低压 CMOS工艺完全兼容的 HV-CMOS (High Voltage CMOS)结构 ,并提出了具体的工艺实现方法——单阱非外延工艺 ,该工艺能降低生产难度和成本。同时采用 TSUPREM-4对该结构进行工艺模拟 ,并用 MEDICI对该结构的电流 -电压和击穿等特性进行模拟。该结构的 HV-CMOS应用于 PDP(Plasma Display Panel)选址驱动芯片 ,能在 80 V、40 m A的工作要求下安全工作     

一种900V超结VDMOSFET器件的设计与仿真

功率MOSFET在现代电子工业中已经得到了广泛的运用,然而在高压功率MOSFET器件中,如何平衡功率MOSFET的击穿电压与导通电阻的冲突一直是研究热点。结合超结理论和传统功率VDMOSFET的生产工艺设计了一款高压超结VDMOSFET器件,运用半导体器件仿真软件对器件结构进行优化,得到P柱区和N柱区掺杂浓度和厚度的最优值和工艺参数。仿真结果表明,设计的超结VDMOSFET器件击穿电压和导通电阻分别为946 V和0.83Ω,很好地平衡了功率MOSFET击穿电压与导通电阻的冲突。     

高压功率VDMOSFET的设计与研制

按照功率VDMOSFET正向设计的思路,选取（100）晶向的衬底硅片,采用多晶硅栅自对准工艺,结合MEDICI器件仿真和SUPREM-4工艺仿真软件,提取参数结果,并最终完成工艺产品试制,达到了500 V/8 A高压、大电流VDMOSFET的设计与研制要求。结果证明,通过计算机模拟仿真,架起了理论分析与实际产品试制之间的桥梁。相对于原来小批量投片、反复试制的方法,不仅节约了时间,降低了研制成本,而且模拟结果与实际试制结果之间能够较好地吻合。针对传统结终端结构的弊端,提出了一种新型结终端结构,大大提高了产品的击穿电压和可靠性。     

低压VDMOSFET元胞尺寸设计

VDMOSFET的一个重要设计目标就是要在单位面积得到最小的导通电阻。理论分析了多晶硅栅长度LP和窗口扩散区长度LW对VDMOSFET特征电阻的影响,并通过大量计算得到了最小特征电阻时窗口扩散区长度LW的取值方法和多晶硅栅长度LP的取值范围。     

高压VDMOSFET击穿电压优化设计

通过理论计算,优化了外延层厚度和掺杂浓度,对影响击穿电压的相关结构参数进行设计,探讨了VDMOSFET的终端结构。讨论了场限环和结终端扩展技术,提出了终端多区设计思路,提高了新型结构VDMOSFET的漏源击穿电压。设计了800V、6A功率VDMOSFET,同场限环技术相比,优化的结终端扩展技术,节省芯片面积10.6%,而不增加工艺流程,漏源击穿电压高达882V,提高了3%,由于芯片面积的缩小,平均芯片中测合格率提高5%,达到了预期目的,具有很好的经济价值。     

一种PDP扫描驱动芯片的HV-PMOS的研究和实现

对一种适用于106.68cm PDP扫描驱动IC的HV-PMOS器件进行了分析研究。通过使用TCAD软件对HV-PMOS进行了综合仿真,得到了器件性能最优时的结构参数及工艺参数。HV-PMOS器件及整体扫描驱动IC在杭州士兰集成电路公司完成流片。PCM(Process control module)片上的HV-PMOS击穿电压达到了185V,阈值为6.5V。整体扫描驱动芯片的击穿电压达到了180V,满足了设计要求。     

VDMOSFET低导通电阻改良研究

文章通过对VDMOSFET导通电阻模型的分析,结合VDMOSFET芯片生产过程中用到的等离子刻蚀工艺理论,探索通过优化刻蚀工艺以改善VDMOSFET器件导通电阻的途径。文中以实际VDMOSFET生产的引线孔刻蚀工艺为例,阐述了通过SOFT-ETCH工艺,改善接触孔表面损伤以达到降低VDMOSFET导通电阻的实现方法,通过详实的实验数据对比,证实SOFE-ETCH工艺对导通电阻的改良作用。     

高压集成电路中高压功率MOSFET的设计

本文提出了一种BCD工艺下实现的高耐压LDPMOS和VDNMOS功率器件互补结构,其优点是高低压兼容性好、耐压高、易集成.MEDICI模拟结果表明击穿电压可达200V,可应用于PDP高压驱动等高压集成电路.