共查询到18条相似文献,搜索用时 62 毫秒
1.
SoC设计的重要特征是IP集成,但是不同IP模块的集成给SoC验证工作带来大量的问题.文中基于8051核的总线构建一个8位SoC设计验证平台,该平台可重用IP模块的激励文件,并利用现有的EDA工具对不同设计阶段进行软硬件协同仿真,大大减轻系统验证的工作量. 相似文献
2.
3.
4.
提出了一种基于8 bit CPU的混合信号SoC的验证平台.该平台能够完成IP模块验证、软硬件协同验证、混合验证等关键验证流程.该验证平台已经成功地应用在某混合信号SoC的设计上,并在0.35 μm CMOS工艺上进行了实现.该验证平台对其它混合SoC设计具有一定的参考作用. 相似文献
5.
片上系统(SoC)是当今微电子技术的发展方向,而具有自主知识产权(IP)的集成电路(简称IP)设计重用技术成为提高SoC设计效率、缩短设计周期的关键因素.文中从IP的标准化、质量保证及应用服务3个方面介绍IP设计商如何抓住这一商机,使我国IP产业得以迅速发展,从而拉动了我国IC设计业,最后提出了可供IP供应商借鉴的一些成功经验. 相似文献
6.
7.
SoC设计的模拟/混合信号验证 总被引:2,自引:0,他引:2
GeoffreyYing 《电子设计应用》2003,(12):14-16
由于芯片工艺的几何尺寸越来越小、频率越来越高,传统的验证方法已越来越不适用。本文介绍的NanoSim工具采用高速晶体管模拟引擎、与VCS紧密集成以及对Verilog-A的内置支持,提供了高度灵活的混合信号验证的解决方案,适用于任何设计流程。 相似文献
8.
9.
10.
11.
现在系统级芯片(SoC)系统集成度和复杂度不断提高,验证环节消耗时间占用了芯片研发时间的70%,芯片验证已经成为芯片研发中最关键的环节.目前业界验证方法大多有覆盖率低和通用性差等缺点,基于上述原因提出了一种新的验证方法.与传统验证方法和单纯的通用验证方法学(UVM)不同,该方法结合系统级芯片验证和模块级验证的特点,并且融合UVM和知识产权验证核(VIP)模块验证的验证技术,且使用了SoC系统功能仿真模型以提高验证覆盖率和准确性.验证结果表明,同一架构系列SoC芯片可以移植于该验证平台中,并且可大幅缩短平台维护与开发时间,采用该验证方法的代码覆盖率为98.9%,功能覆盖率为100%. 相似文献
12.
针对SoC的功能验证需求,提出了一种基于32 bit CPU核的SoC功能验证平台.该平台集成了SoC功能验证流程,包括IP模块验证、软硬件协同验证、模数混合验证、验证程序开发、验证程序调试、验证数据生成、验证Testbench、验证配置环境、结果比较和分析及基于FPGA的硬件验证平台等.该验证平台已经成功应用于某混合信号SoC的设计.该芯片在0.18 μm CMOS工艺上进行了实现,工作频率为80 MHz、功耗为450 mW.该验证平台原理清晰,提高了功能验证的效率和自动程度,并对其它混合SoC设计具有一定的参考作用. 相似文献
13.
软硬件协同验证是系统芯片设计的重要组成部分。针对基于32 Bit CPU核的某控制系统芯片的具体要求,提出了一种系统芯片软硬件协同验证策略,构建了一个软硬件协同验证环境。该环境利用处理器内核模型支持内核指令集的特性运行功能测试程序,实现SoC软硬件的同步调试,并能够快速定位软硬件的仿真错误点,有效提高了仿真效率。该SoC软硬件协同验证环境完成了设计目的,并对其他系统芯片设计具有一定的参考价值。 相似文献
14.
基于覆盖率驱动的SoC验证技术研究 总被引:1,自引:1,他引:0
覆盖率数据是验证工程师判定SoC验证完备程度的定性度量,为SoC验证完全性提供了保障,指明了方向.文中以SoC总线仲裁器验证为例,对其结构覆盖率、功能覆盖率、断言覆盖率等多种覆盖率进行了全面的分析,然后根据覆盖率分析结果反馈到RTL设计代码和测试激励进行修正,直到验证的完整性满足设计的要求. 相似文献
15.
16.
基于模拟的验证技术在SoC等复杂数字系统功能验证中一直占据统治地位.模拟激励产生的速度和质量是决定验证过程收敛速度的关键因素,覆盖率信息定量地表示了验证完成的程度.覆盖率导向的受约束随机激励生成技术提高了验证过程的效率和自动化程度.按照是否需要待验证设计的内部结构信息,将受约束随机激励生成技术分为基于学习的激励生成和基于构造的激励生成两类并分别进行分析.对基于模拟的SoC功能验证涉及的其它关键技术如:约束定义、覆盖率分析及IP核及核间通信协议的功能验证等国内外研究现状进行了分析和总结,并对未来的发展趋势和研究方向进行了展望. 相似文献
17.
随着IC设计复杂度的不断提高,在SoC中集成的IP核越来越多,基于片上总线的SOC设计技术解决了大规模集成电路的设计难点,但是片上总线的应用带来了可扩展性差、平均通信效率低等问题。近几年来,将英特网络中分层互连的思想引入到SOC设计中IP核的互连上来,提出了全新的集成电路体系结构——片上网络(NOC),NOC从多处理体系结构、消除时钟树以节省资源、实现并行通信等几个方面,展示了优于总线结构的本质和特性,成功地解决了SOC设计中存在的问题。 相似文献
18.
正电子发射断层成像系统(PET)前端读出电路是数模混合信号超大规模集成电路芯片.针对多通道高性能PET专用集成电路芯片的特点,采用JTAG控制器对该芯片进行初始控制和辅助测试.采用TSMC 0.18μmCMOS工艺设计实现了一个可扩展的JTAG控制器IP核,支持14组可扩展控制信号和16个多位寄存器扫描链的读/写操作,并配备定制的底层驱动软件.该JTAG控制器IP核还可用于其它混合信号VLSI的控制与测试,具有较强的通用性和工程实用价值. 相似文献