基于FPGA的新型雷达图像处理系统设计与实现

雷达图像处理与传输系统在处理速度、信息吞吐量等方面提出了更高的要求。提出并实现了一种以超大规模现场可编程门阵列(FPGA)为核心完成图像处理的新型雷达图像处理系统。系统采用软硬件结合的设计方法,具有数据吞吐量大、占用资源少、体积小等优点。目前该系统已成功应用于某系统中。     

基于DSP和FPGA的通用图像处理平台设计

设计一种基于DSP和FPGA架构的通用图像处理平台,运用FPGA实现微处理器接口设计,并对图像数据进行简单预处理,利用DSP进行复杂图像处理算法和逻辑控制,实现图像数据的高速传输与实时处理。系统可应用于贴片机芯片检测中,并进行性能评估实验。实验表明该系统满足实时性和功耗的设计需求,易于维护和升级,具备较强的通用性。     

基于DSP和FPGA的通用图像处理平台设计

设计一种基于DSP和FPGA架构的通用图像处理平台,运用FPGA实现微处理器接口设计,并对图像数据进行简单预处理,利用DSP进行复杂图像处理算法和逻辑控制,实现图像数据的高速传输与实时处理.系统可应用于贴片机芯片检测中,并进行性能评估实验.实验表明该系统满足实时性和功耗的设计需求,易于维护和升级,具备较强的通用性.     

嵌入式计算机智能图像信息处理系统设计与实现

针对目前嵌入式智能图像处理系统中的图像数据的传输问题与多DSP、多FPGA间的并行问题,提出并设计了以DSP+FPGA为系统核心,通过TMS320C6455 DSP外设接口进行扩展的嵌入式智能图像处理系统,能够实现图像的实时采集、解析及处理功能;同时开发了基于TMS320C6455 DSP的千兆以太网数据传送接口和高速串行接口,实现了图像处理的网络化和并行化。最后对以太网的数据传输进行了测试,测试结果表明,开发的以太网数据传送接口达到了千兆以太网的要求。     

基于FPGA的视频与通讯数据融合设计

为实现将时间值、方位值等串口通讯信息叠加进数字视频图像信号的某一固定行中,设计了基于FPGA的通讯数据与数字视频数据的融合系统。采用FPGA程序设计实现串行数据接收与内置FIFO处理,并提取视频数据的某一固定行,进行数据融合,使得通讯数据和视频数据在场信号有效下组合输出。基于FPGA的通讯数据与数字视频数据的融合系统实现了通讯数据与视频数据的融合,试验中通讯数据波特率为230.4kbit/s,视频信号帧频50 Hz,视频数据与通讯数据帧频相同,图像像素为1 024×1 024,通讯数据正确的融合入一场图像的最后一行中,系统工作稳定,工作状态良好。基于FPGA的通讯数据与数字视频数据的融合系统以最简硬件系统实现了通讯数据与数字视频数据的组合输出,满足图像处理及显示系统的要求,具有广泛的工程意义。     

基于FPGA的图像处理探究

随着图像处理的数量的增大和图形处理算法复杂度变高,图像处理实时性就变得十分重要。为了解决图像处理中数据实时性问题,文章基于FPGA的图像处理进行分析,文章基于边缘检测算法和滤波算法,选择以Sobel算子对图像进行预处理,并选择Matlab软件对算法进行仿真,研究算法的可行性。实验表明文章提出的基于FPGA的图像处理系统具有良好的边缘检测效果,能够实现数据处理实时要求。     

基于三维成像技术的激光图像处理系统

采用图像处理技术处理后的激光三维图像能够显著提升图像精度,为刑事侦查、工业部件生产提供可靠的图像依据。通过设计基于三维成像技术的激光图像处理系统解决三维成像技术精度低、耗时长的问题。系统主要包括激光三维成像模块、DDR外接存储模块、FPGA模块、上位机等部分;激光三维成像模块增加转镜获取高精度的激光三维图像,DDR外接存储模块负责存储激光数据,分散FPGA模块资源损耗,通信电路模块负责传输DSP和上位机、DSP和FPGA之间的激光数据;软件部分依据激光三维成像原理获取激光数据,基于OpenGL软件接口重构激光三维图像表面。实验结果显示,系统成像精度高,处理激光三维图像效率和可靠性强,在激光三维图像处理方面的应用前景广阔。     

多处理器实时图像处理系统中的接口

介绍了由多片DSP-ADSP21062和一片FPGA-EP1K100组成的多处理器实时图像处理系统.简述了其系统结构和工作过程.详细讨论了FPGA与DSP间的接口结构和时序、多片ADSP21062间链路口通讯接口结构和时序.     

基于FPGA的图像实时处理系统的设计

设计了基于FPGA的图像实时处理系统,利用FPGA中IP核的内置缓存模块,通过乒乓结构读写,实现了图像数据在FPGA内部的缓存和提取。同时利用FPGA数据并行处理的特点,实现了图像的二值化和边缘提取等预处理,将图像预处理的时间由原来在DSP内的1s缩小到50ms以内,使实时图像处理成为可能。     

FPGA在实时图像预处理中的应用

实时图像处理通常需要巨大的数据吞吐量和运算量。因此专用的硬件或者多重处理技术的并行处理很必要。描述了一个基于现场可编程门阵列(FPGA)的灵活的可编程图像处理系统。FPGA特有的逻辑结构单元对实现实时图像处理来说有着先天的优势。在此,我们提出一个通用的实时图像处理模型,并在FPGA上实现了中值滤波算法,从而对采集的实时图像作预处理。     

基于FPGA和DSP的高速图像处理系统

为了提高图像处理系统的高性能和低功耗,提出了一种基于FPGA和DSP协同作业的高速图像处理嵌入式系统,其中DSP为主处理器,负责图像处理,而FPGA为协处理器,负责系统的所有数字逻辑。整个系统中FPGA和DSP的工作之间形成流水,同时借助于单片双口RAM(CY7C025AV-15AI)完成两者的通信,比使用单片DSP建立的处理系统性能提高25%左右。该系统具有可重构性,方便其他的算法于该系统上实现。     

一种基于SOPC的雷达数据采集和图像显示方法

针对传统处理器＋FPGA（或DSP）方案在处理器主频较低时难以实现雷达数据采集和图像显示系统的问题,提出了一种基于SOPC软核技术解决该问题的方法。通过在Xilinx公司Spartan-6系列FPGA的开发板上实验,实现对模拟的雷达信号的采集、处理和图像显示,验证了该方法的可行性。     

3D EM/MPM Image Segmentation Using an FPGA Embedded Design Implementation

This paper presents a Field Programmable Gate Array (FPGA) based embedded system which is used to achieve high speed segmentation of 3D images. Segmentation is performed using Expectation-Maximization (EM) with Maximization of Posterior Marginals (MPM) Bayesian algorithm. This algorithm segments the 3D image using neighboring pixels based on a Markov Random Field (MRF) model. In this system, the embedded processor controls a custom circuit which performs the MPM and portions of the EM algorithm. The embedded processor completes the EM algorithm and also controls image data transmission between host computer and on-board memory. The whole system has been implemented on Xilinx Virtex 6 FPGA and achieved over 100 times processing improvement compared to standard desktop computer. Three new techniques were the key to achieve this speed: Pipelined computational cores, sixteen parallel data paths and a novel memory interface for maximizing the external memory bandwidth.

     

图像边缘检测系统的硬件设计

介绍了一种视频检测系统中图像边缘检测子系统的设计方案及其实现过程。选择Sobe!算子作为设计系统的核心算子。该系统采用Ahera公司的FPGA（现场可编程门阵列）芯片作为中央处理器,由帧数据接收模块、像素值串入并出模块、像素窗口刷新模块、数据处理模块及相关配置电路组成。像素窗口刷新模块本质为一个移位寄存器,用于实现像素处理窗口的更新,并将更新后的数据送入数据处理模块实现Sobel算法和整个图像边缘检测的过程。系统在QuartusII软件平台下开发,通过仿真证明符合设计要求,并被成功下载到Cyclone系列FPGA中。本系统还可应用在需要对图像进行高速处理的场合。     

双口RAM在图像处理系统中的应用研究

基于图像处理系统实时性和大数据量冲突的问题,提出了在图像处理系统中使用双口RAM的方法。介绍了双口RAM的功能和特点,以IDT70V09芯片为例给出了图像处理系统中应用双口RAM的系统架构设计、硬件接口设计、系统软件设计以及FPGA和DSP对双口RAM操作软件的详细设计,并针对双口RAM的端口争用问题与解决方法进行了详细讨论,对系统的印制板设计和电路调试提出了建议。最后对图像处理系统进了功能测试,证明了采用双口RAM设计的系统的稳定性和可行性。     

基于FPGA的数值计算在实时图像处理中的应用

实时图像分割对于实时图像处理系统具有非常重要的意义。对于具有二次曲线边界的图像,为了确定其边界以进行实时分割,必然涉及到硬件电路上数据的开方等复杂计算,这对于一般情况下数据传输速率达到80MHz左右的实时图像处理系统来说无疑是个很大的挑战。为了完成图像分割,文章通过一种逐位比较的算法以确定图像边界,该算法的数学本质是利用二分法进行数值计算。而在具体实现方面,设计了基于FPGA的硬件电路,其中处理器内部结构采用数据通路和数据控制通路分离的方式,并通过VerilogHDL语言编程下载。最终实现了对具有二次曲线边界的图像的实时物理分割。     

基于EMIF接口的图像处理系统设计

设计一种以DSP为核心,FPGA协助数据采集、传输的图像处理平台。DSP运行复杂图像处理算法,通过EMIF接口和FPGA进行高速数据传输。FPGA对EMIF接口进行扩展,将图像传感器、SDRAM存储器、USB接口等统一到EMIF接口,提高系统的集成度和灵活性,实现DSP与FPGA、外设之间数据准确、高效、可靠的传输。实验表明,该系统满足实时性设计需求,易于扩展和升级,具备较强的通用性。     

基于SOPC可重构的图像采集与处理系统设计

针对目前PC算法无法实现图像实时处理以及固定硬件平台很难实现算法修改或者升级的问题,设计一种基于SOPC可重构的图像采集与处理系统,实现了图像数据的片上实时处理以及在不改变硬件电路结构而完成算法修改或者升级的功能。此系统围绕两块Xilinx FPGA芯片进行设计,通过FPGA以及其Microblaze 32 bit软核处理器和相关接口模块实现硬件电路设计,结合FPGA开发环境ISE工具和EDK工具协作完成软件设计。由于采用SOPC技术和可重构技术,此设计具有设计灵活、处理速度快和算法可灵活升级等特点。     

机载高分辨聚束式SAR实时成像处理系统的FPGA实现

该文设计并实现了一个基于FPGA的机载高分辨聚束式SAR实时成像系统。该系统基于经典极坐标算法,在2维波束域完成运动误差估计及补偿,获得了良好聚焦的图像。文中详细阐述了将算法映射到FPGA实现的设计过程,给出了硬件系统平台的构成,并对系统资源、运算速度和成像结果进行了分析。在对实测机载聚束式SAR数据进行实时处理的实验中,FPGA工作在100 MHz时,该系统11 s内可完成1638432768点8位数据的成像处理。良好的实时成像结果验证了该系统的有效性和可靠性。