SRIO的高速数据传输系统解决方案

为了解决高速图像信息采集端与存储端在远距离传输过程中速率低、可靠性差的问题,提出了基于SRIO的高速数据传输系统解决方案.该系统包括1553B命令接收接口、SRIO数据接收接口、LVDS数据回读接口与存储器数据交换接口.配合单元测试台和存储器,通过上位机软件对LVDS接口回读的数据进行解包分析,以检验接收到的SRIO数...     

Synopsys的SRIO controller FPGA原型验证方法

包含SRIO接口的高性能处理器已广泛应用于航空航天通信系统，因此SRIO高速接口功能与性能的验证是系统设计的关键，同时设计可靠完备的验证平台对芯片SRIO controller的原型验证至关重要。本文基于对RapidIO协议的理解，搭建了Synopsys的SRIO controller+Xilinx Transceivers Wizard core FPGA原型验证平台完成对SRIO协议以及功能的验证。测试结果表明，所提的FPGA原型验证平台为芯片设计中的SRIO提供了一种高效的原型验证手段。     

基于形式化分析的信号处理模块设计

形式化技术是系统开发过程中提高可靠性的一种行之有效的途径,随着形式化技术的发展与普及,它在系统软硬件设计方面得到了一定的应用。以某超短波监测系统中的数字信号处理模块软硬件开发为例,介绍了信号处理模块的硬件设计,描述了该模块的软件设计及使用形式化分析技术在软件开发过程中的应用步骤,为形式化技术在类似产品的开发过程中的应用提供了一定的借鉴。     

多核DSP和FPGA之间的高速SRIO通信

在高速采样系统中,大量数据需要实时传输到处理器.尤其是系统中存在多个处理器协同工作,就需要高速的总线来交换数据.SRIO总线由于存在连线少、传输速度高等优点,使用较为广泛.本文介绍了多核DSP和FPGA之间使用SRIO进行数据交换的软硬件设计方法,在不同数据需求下,介绍了FPGA将数据直接传输到DSP的DDR3、片内RAM或者多核的共享RAM中.本文研制了硬件系统,给出了各种方式的软件操作方法和实际硬件平台验证,SRIO传输速率达到4 Gbps.     

FMQL平台多节点多协议的SRIO总线技术

随着航空电子领域技术的不断发展以及对内部总线速率要求的不断提升,SRIO总线在其中承担着越来越重要的角色,多种处理器(如PowerPC、DSP等)均具备实现SRIO节点的功能,但这些处理器无法满足国产化需求。上海复旦微自主研发的FMQL系列可编程融合芯片得到了广泛应用,但其不具备完备的SRIO总线实现方案。本文基于FMQL平台研究了支持多协议混合收发的SRIO总线技术,同时使得单芯片可提供16个SRIO节点,每个节点可以与32个其他节点进行通信,并搭建了硬件测试环境,验证了本技术的可靠性与稳定性。     

TMS320C50在帧同步系统信号处理中的应用

本文介绍了以ＤＳＰ专用芯片ＴＭＳ３２０Ｃ５０为核心的一种帧同步系统终端机硬件结构２，并在相关检测原理的基础上引入了数据检测和帧同步码识别的数学模型，采用ＴＭＳ３２０Ｃ５０软件实现了对数据的检测，判决及对帧同步码的识别，最后给出实验结果。     

HHT分析在地震信号处理中的应用

HHT分析方法对于非平稳信号的处理是一种新的而优越的方法,它具有高度的自适应性和科学高效性,分解出来的IMF分量能够反映信号的本质特征,而且所分析得出的Hilbert能量谱可清楚的表明能量随时频分布的特点.首先通过仿真信号验证HHT分析方法的准确性、高效性和合理性,而后再利用HHT分析方法对于2007年Notohanto地震的主震的部分数据进行处理,从数据分析的结果中探究地震的内在特点和规律,从而为减少地震发生后的经济损失作出贡献.     

小波分析在语音信号处理中的应用

本文主要基于小波分析在语音信号处理中的研究,分别对小波与小波变换、小波变换算法以及小波变换在语音信号处理中的应用进行分析。     

神经网络在传感信号处理中的应用

传感器与神经网络的结合是智能传感器的重要发展方向。本文论述了神经网络在传感信号处理方面的应用,介绍了基本原理,举例说明应用方法。包括：非线性校正,自检验与故障诊断,智能结构中传感阵列的信号处理,滤波与除噪,环境影响因素的补偿,多传感器信息融合等,这些方法都通过了传感实践的考验,它们对提高传感器的灵敏度、可靠性、稳定性、信噪比、选择性有重大作用。     

MATLAB在生物医学信号处理中的应用

介绍了MATLAB在生物医学信号处理中的简单应用。文中以实际程序介绍了基本序列运算、频谱分析以及现代的参数建模等几方面的设计。可以看到,采用MATLAB可以大大简化运算,并能得到足够的精度,有着广泛的应用前景。     

基于SRIO的多DSP并行信号处理系统

利用SRIO作为系统内部互联总线,以集成了SRIO接口的TMS320C6455为核心处理器,设计一种多DSP并行信号处理系统.该方案不仅有效解决系统连接的瓶颈,而且实现拓扑结构可重构,大幅度提高了系统的信号处理能力.该文分析该系统的设计思路,给出硬件结构,并结合实际应用验证了该系统的高带宽、可重构特点.     

ADSP-BF533在低耗高速实时系统中的应用

本文针对当今一些对速度和功耗有特殊要求的应用领域提出了一种以ADSP-BF533芯片为核心的解决方案.利用高性能ADSP-BF533处理器高速实时处理和低功耗的特点,在保证信号处理速度的基础上,大大减少功耗,以使其在一些特定的要求低功耗、高速度的实时信号处理系统中发挥无与伦比的作用.     

基于DSP+FPGA的高速信号采集与处理系统的信号完整性分析

在分析各种破坏信号完整性的原因的基础上,结合一个基于DSP＋FPGA结构的信号采集和处理系统,阐述了实现信号完整性的具体方法。     

高性能DSP与高速实时信号处理

简要概述了DSP的性能和特点,然后详细介绍了DSP应用软件结构,并对DSP应用的未来趋势——DSP和RTOS的结合进行了初步分析。     

基于雷达处理机高速信号的信号完整性设计

反射是破坏信号完整性的原因之一。在充分考虑了反射的基础上,结合一种基于DSP和FPGA的雷达处理机的硬件设计,阐述了控制反射的具体方法。端接电阻和控制传输线长度可以控制反射。通过SpecctraQuest工具仿真得出的分析结果和实测结果,验证了该方案可以避免信号完整性的潜在影响。     

对数字系统高速信号的分析与研究

现代数字信号系统中,信号传输的速率越来越高,当高速信号由系统输入端进入,经过系统处理加工后,再传输到输出端.那么在这个处理传输过程中,如何保证高速信号的传输质量,如何确定信号从输入到输出是完整的?通过对传输过程所涉及到的会对信号的处理与传输产生影响的方方面面,进行分析并加以验证,其中线路传输过程损耗分析和传输高速信号过程中的信号动态分析,是高速信号系统的重要分析手段,并在此分析基础上,提出解决问题的技术手段及在工程上的设计及验证实现.     

高速实时数字信号处理硬件技术发展概述

在过去的几年里,高速实时数字信号处理(DSP)技术取得了飞速的发展,目前单片DSP芯片的速度已经可以达到每秒80亿次定点运算(8000MIPS);其高速度、可编程、小型化的特点将使信息处理技术进入一个新纪元.一个完整的高速实时数字信号处理系统包括多种功能模块,如DSP、ADC、DAC、RAM、FPGA、总线接口等技术.本文的内容主要是分析高速实时数字信号处理系统的特点、构成、发展过程和系统设计中的一些问题,并对其中的主要功能模块分别进行了分析.最后文中介绍了一种采用自行开发的COTS产品快速构建嵌入式并行实时信号处理系统的设计方法.     

基于高速定点DSP的雷达信号处理实验系统

本文介绍了一个基于高速定点DSP的雷达信号处理实验系统的设计和研制．其中包括雷达中频信号采集．多种雷达信号的设计和产生。雷达回波的脉冲压缩处理、动目标显示、动目标检测和恒虚警处理。实验系统以ADI公司最新推出的Blackiln系列高速定点DSP芯片BF53x为核心，在多任务管理软件VDK的控制下．各软件模块以独立线程的方式并行工作．每个模块的参数及相互之间的连接方式通过PC上的LabView软件界面进行设置。     

基于FPGA的高速信号采集系统的信号完整性分析

以FPGA为核心构建了一个高速信号采集系统,结合该系统讨论了破坏信号完整性的原因及其解决方案,并借助器件的IBIS模型和HyperLynx软件进行了仿真分析,仿真结果说明解决方案有效可行.