猝发式直扩系统载波同步技术研究

为了解决猝发式直扩系统中大频偏情况下信号载波的捕获和跟踪问题,该文提出了一种集扫频、锁频环和锁相环技术相结合的载波同步方案.在理论上对该方案进行详细分析后,基于MATLAB平台进行方案的仿真验证.结果表明,该方案可以满足系统设计要求,具有较高的实际应用价值.     

猝发式直扩系统载波捕获技术研究

为了解决猝发式直扩系统中大频偏情况下信号载波的快速捕获问题,该文提出了一种集扫频、匹配滤波器和FFT频率估计技术相结合的快速载波捕获方案.在理论上对该方案进行详细分析后,基于MATLAB平台进行算法仿真验证.结果表明,该方案可以满足系统设计要求,具有较高的实际应用价值.     

直扩系统中两种PN码同步方法的比较与仿真

扩频伪随机码（PN码）的同步是扩频接收中的关键技术，介绍了直接序列扩频系统（DS／SS）中，传统的滑动相关同步法以及一种新型的串并结合的PN码快速同步法的实现方案，分析了两种方法的基本设计思想，并根据仿真结果比较了它们的性能，表明PN码快速同步比滑动相关同步法的平均同步时间缩短了3倍左右，是一种更为优越的同步方案。     

折叠匹配滤波器加FFT鉴频的伪码快速捕获方法研究

航天扩频测控中,多普勒频率达到上百千赫兹,而要求设备捕获时间为秒级。对如此苛刻的要求,目前只能使用匹配滤波器实现载波、伪码双并行捕获方法。针对扩频测控使用伪码长度较长,匹配滤波器占用资源过大,难以应用于实际的不足,提出了一种应用折叠匹配滤波器加快速傅里叶变换（fast Fourier transform,FFT）载波并行捕获的方法。该方法利用折叠匹配滤波器占用资源少的特点,克服了捕获速度与资源占用的矛盾,在不改变捕获速度的同时,达到了减少硬件资源的目的。     

直扩系统中FIR数字升余弦滤波器的设计与实现

在多进制直接序列扩频通信系统中采用FIR数字升余弦滤波器,可以改善信号频谱、压缩信号带宽、抑制带外干扰.运用MATLAB软件可以仿真滤波器特性并量化出抽头系数,选择合适的抽头系数反向仿真滤波器特性以及同步调整抽头系数,可使实际滤波器的性能达到最佳要求,同时,在FPGA中的实现方法上用选择器代替乘法运算,既简化了设计和运算,又提高了效率和资源利用率.     

直扩水声通信机的码同步技术研究

为了降低扩频码同步技术对硬件的依赖,提高水声通信机的性能,对传统直接序列扩频码同步技术进行了一些改进。扩频码同步技术包括码捕获和码跟踪两个阶段,在码捕获阶段,采用双倍补零法扩展接收信号与接收机本地扩频码序列,使两者满足基二快速傅里叶变换运算的要求;在控制逻辑部分采用蓄水池抽样算法来确定范围内载波频偏值的计算顺序,无需按照固定顺序遍历范围内的载波频偏值,从而减少了计算量。在码跟踪阶段,采用了全时间超前-滞后非相干相关同步跟踪回路,采用双Δ值延迟锁相环的设计,扩大了跟踪范围,降低了失锁概率。最后基于DSP平台实现了直接序列扩频水声通信系统,该系统通过了水箱实验环境的测试。     

基于最大熵PDF估计的直扩系统伪码捕获结构

为了使直扩系统在未知非高斯噪声模型下准确地捕获微弱直扩信号,提出一种新的基于整数最大熵概率密度函数(probability density function,PDF)估计和局部最佳检测(locally optimal detection,LOD)相结合的相关前一维幅域处理捕获方式。通过蒙特卡洛数据仿真可以发现:在非高斯噪声的情况下,基于整数最大熵PDF估计的LOD检测器的检测性能要明显优于常规平方和(Square-Sum,SS)检测器,在信噪比为-25~0 dB时分别有2.0%~99.0%的改善。从根本上改变了常规SS检测器在非高斯噪声模型下性能急剧下降甚至无法工作的现象。     

高速突发通信系统中伪码时钟的快速同步

提出一种在高速、突发扩频通信环境下伪码时钟再生的新方法．依照这种方法设计出了一种快速、高精度的伪码时钟再生电路,并用ＥＰＬＤ器件付诸实现．给出了该时钟再生电路的性能分析、电路实验结果及在实际应用环境下的测试结果．     

长码直扩信号的伪码参数及序列的估计方法

针对长码直扩信号的盲估计问题,将相关函数二阶矩方法、最大范数法和特征值分解方法应用于扩频周期、同步偏移、符号周期和PN码序列的估计中。根据长码直扩信号的特点,对各种估计方法进行了分析,得出了与短码直扩信号不同的结论,并提出了长码直扩信号的参数估计和PN码序列估计方法。计算机仿真实验验证了所提出的方法的有效性。     

数字滤波器的FPGA实现

现场可编程门阵列 (FPGA)在数字系统设计中可用于子系统及外围电路的实现。本文作者介绍了XILINX公司的XC40 0 0系列及其在数字滤波器中的应用     

一种突发模式DSSS信号频差估计算法及FPGA实现

基于无线突发模式自组网（Ad—hoc）通信系统,分析了一种频差估计算法（Simplified Frequency Estimator,SFE）,并对SFE算法改进以适于该系统频差校正。Matlab仿真表明：算法改进后,在相同信噪比下具有较大的频差估计范围;在低信噪比下,均方误差性能好于原算法。最后给出了该算法的FPGA流水线实现方案,且在实际系统中通过了测试。     

直扩编码并行序贯检测捕捉

在直扩编码的捕捉方法中，序贯捕捉法是一种较好的捕捉方法，与相关捕捉法相比其速度能提高2~10倍。为了对伪随机码进行更快速的捕捉，提出了一种新的捕捉结构，即并行序贯检测捕捉。该结构能在适当增加硬件规模的情况下，很好地提高捕获的速度。根据该结构可得出捕获时间和各参数的关系。     

直扩编码并行序贯检测捕捉

在直扩编码的捕捉方法中，序贯捕捉法是一种较好的捕捉方法，与相关捕捉法相比其速度能提高2~10倍。为了对伪随机码进行更快速的捕捉，提出了一种新的捕捉结构，即并行序贯检测捕捉。该结构能在适当增加硬件规模的情况下，很好地提高捕获的速度。根据该结构可得出捕获时间和各参数的关系。     

扩频通信中PN码捕获的SIMULINK仿真实现

PN码序列同步是扩频通信系统特有的技术,也是决定系统性能的关键技术。为了研究PN码同步,采用滑动相关法进行PN码同步捕获,并利用MATLAB平台的SIMU-LINK可视化仿真工具构建了通信系统仿真模型。详细论述了各功能模块的设计方法及参数设置,给出了仿真波形及结果分析。仿真结果表明,该模型是正确的,实现了PN码的捕获。另外,采用SIMULINK构建的模型原理清晰,具有良好的演示效果,为PN码同步仿真提供了一个较好的软件平台。     

OFDM系统中频域同步技术及FPGA实现

针对OFDM系统频域中的整数倍频率偏移、小数倍频率偏移、采样钟频率偏移和定时偏移等问题,本文提出了相应的解决方案,并采用FPGA对各方法进行硬件电路实现.这些硬件实现方法巧妙,估计精确,能节省大量硬件资源.通过实际的电路时序波形仿真验证,证明了这些方法的实用性.     

DLL在FPGA时钟设计中的应用

在ISE集成开发环境中 ,用硬件描述语言对FPGA的内部资源DLL等直接例化 ,实现其消除时钟的相位偏差、倍频和分频的功能。时钟电路是FPGA开发板设计中的重要组成部分 ,若超过 5 0MHz就要考虑传输线和信号的完整性问题 ,利用DLL实现外部时钟的片内管理 ,可简化外部时钟电路和PCB板的设计。     

伪随机序列快速跳频频率合成器的研制

军用跳频通信系统为了提高抗干扰能力和达到高的通信性能,要求跳频频率合成器具有高的跳频速度、低的相位噪声和杂散电平,同时输出频率按照伪随机序列跳变.本文介绍了一种伪随机序列快速跳频频率合成器.本跳频频率合成器采用直接数字频率合成技术(DDS)和锁相频率合成技术(PLL)相混合的形式产生高精度、高稳定的频率输出.该频率合成器的输出频率按m序列快速跳变,输出信号带宽为:350～510MHz,相位噪声优于-90dBC/Hz/1KHz,杂散电平优于-60dB.该频率合成器能应用于军用跳频通信系统,改善通信系统的抗干扰能力.