一种新型VDMOS器件结构的设计与实现

垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)器件是一种以多子为载流子的器件,具有开关速度快、开关损耗小、输入阻抗高、工作频率高以及热稳定性好等特点。提出一款60 V平面栅VDMOS器件的设计与制造方法,开发出一种新结构方案,通过减少一层终端层版图的光刻,将终端结构与有源区结构结合在一张光刻版上,并在终端工艺中设计了一种改善终端耐压的钝化结构,通过使用聚酰亚胺光刻胶(PI)钝化工艺代替传统的氮化硅钝化层。测试结果表明产品满足设计要求,以期为其他规格的芯片设计提供一种新的设计思路。     

一种便携式VDMOS单粒子试验测试系统

设计了一种在线测试系统,用于监测垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)器件在单粒子试验中的单粒子效应。简述了实验原理,从偏置设计与波形获取及仪器控制与远程监测多个方面详细论述了测试系统的硬件结构;给出了软件的设计流程及测试系统的操作界面。最后应用该自动测试系统开展了试验,结果表面该系统稳定可靠,便携易用。     

功率VDMOS器件的研究与发展

简要介绍了垂直双扩散功率场效应晶体管(VDMOS)的研究现状和发展历史.针对功率VDMOS器件击穿电压和导通电阻之间存在的矛盾,重点介绍了几种新型器件结构(包括沟槽栅VDMOS、超结VDMOS、半超结VDMOS)的工作原理和结构特点,以及其在制造工艺中存在的问题.对不同器件结构的优缺点进行了比较分析.对一些新型衍生结构...     

200V高压大电流VDMOS的研制

介绍了自主研制的200 V/40 A VDMOS晶体管的设计优化过程及研制结果.该器件采用JFET注入和浅P-body方法降低导通电阻,提高电流密度,采用优化的N掺杂硅外延材料优化导通电阻和击穿电压.测试结果表明击穿电压高于215 V,特征导通电阻1.2 Ω·mm2,导通电流可达40 A;同时设计了ESD防护,HBM值...     

S波段系列SiC MESFET器件研制

SiC材料具有宽禁带、高电子饱和漂移速度、高击穿电压、高热导率和相对低的介电常数等优点,使SiC MESFET在微波功率等方面的应用得到了快速发展。采用国产SiC外延片,解决了欧姆接触、干法刻蚀及损伤修复等一系列工艺难题;针对不同应用背景,研制出总栅宽分别为1、5、15、20mm系列SiC MESFET样管。在2GHz脉冲状态下,300μs脉宽、10%占空比、20mm栅宽器件单胞输出功率超过80W,功率密度大于4W/mm;15mm栅宽器件在3.1~3.4GHz频带脉冲功率输出超过30W。该研究结果为SiC器件的实用化奠定了基础。     

考虑准饱和效应的一种改进VDMOS物理模型

在考虑准饱和效应的情况下,给出了能够精确描述漂移区纵向电场对电子迁移率影响的微分方程,建立了包括用解析方法求解该方程、漂移区电压降求解方法等在内的一整套处理方法,并由此提出了VDMOS的一种改进物理模型.计算结果表明,与Kim Yeong-Seuk等人提出的模型相比,该改进模型在更大的工作电压范围内都具有较高的计算精度,特别是在VDMOS发生准饱和效应时,计算精度有较大程度的提高,更加符合MEDICI的模拟结果.     

硅高压VDMOS漂移区静态物理模型的一种改进

在Yeong-seukKim等人模型[1]的基础之上,提出了一种改进的VDMOS静态物理模型。该模型特别考虑了VDMOS器件中漂移区载流子的密度分布,并且近似得到了漂移区中泊松方程的解析解。器件模拟软件MEDICI的模拟结果验证了改进静态物理模型的计算精度,与Yeong-seukKim等人的模型相比,改进模型的计算精度有较大的提高。     

先进工艺对MOS器件总剂量辐射效应的影响

器件栅氧厚度的减小、场氧工艺的改变以及衬底材料的不同等都将导致MOS器件的总剂量辐射效应发生改变.亚阈斜率、阈值电压漂移、衬底技术和场氧抗辐射能力已经成为器件按比例缩小给器件带来冲击的最主要的四个方面.综述了上述条件、高k介质/硅系统以及选择SOI材料作为衬底材料对MOS器件总剂量辐射效应的影响.     

VDMOS准饱和特性数学模型研究

借助电脑软件仿真深入研究了VDMOS电场分布特性,并且从数学角度研究了VDMOS漂移区垂直方向上电压降落的情况。建立了VDMOS准饱和特性的数学模型,给出了VDMOS工作在临界准饱和区域的栅极电压的计算方法,为器件工作的安全区域设定了边界条件。在研究过程中发现,VDMOS漂移区垂直方向上的电场最大值出现的位置基本固定不变,它不随着栅极电压、漂移区掺杂浓度和栅氧厚度的变化而变化,而是随着漏电压的变化而变化,这主要是由于漂移区内B区域横截面积和电子速度都在随着栅极电压的增大而增大造成的。此结论不仅为文中准饱和模型的创建提供了一种简便的方法,而且对以往模型的简化和改进提供了理论依据。     

沟槽功率MOS器件的多晶Si填槽工艺研究

介绍了多晶Si薄膜的成膜机理及其在集成电路中的应用,针对沟槽功率MOSFET集成电路制造中两种主流多晶Si工艺的优点和不足进行了分析和对比。从栅氧化层厚度分布和Arriving Angle模型两个方面分析了沟槽中多晶Si空洞的形成机制。阐述了金属通过多晶Si空洞穿透Si衬底导致器件失效的理论,并通过失效器件的FIB分析对理论加以证实。最后基于Arriving Angle模型理论,在试验中改变沟槽顶端和底部宽度,将沟槽刻蚀成倒梯形的结构,以多晶Si填充沟槽经历高温退火工艺再进行SEM分析。分析结果证实,改变沟槽顶端和底部宽度可彻底消除沟槽中多晶Si的空洞,提高器件的可靠性。     

高压功率VDMOS元胞的研制

基于Sentaurus TCAD仿真软件,在外延层参数与生产工艺确定的情况下,通过调整元胞的多晶硅长度优化特征导通电阻,并通过对版图元胞面积的准确计算,设计了三款导通电阻目标值为2.4,3.0和3.3Ω的高压功率VDMOS芯片。流片结果显示,导通电阻的平均值与版图计算值吻合度均超过96%,表明了该设计方法、仿真参数及版图设计具有较高的可靠性。     

功率集成器件及其兼容技术的发展

功率集成器件在交流转直流(AC/DC)电源转换IC、高压栅驱动IC、LED驱动IC等领域均有着广泛的应用.介绍了典型的可集成功率高压器件,包括不同电压等级的横向双扩散金属氧化物半导体场效应晶体管(LDMOS)以及基于硅和SOI材料的横向绝缘栅双极型晶体管(LIGBT),此外还介绍了高低压器件集成的BCD工艺和其他的功率...     

大功率VDMOS（200V）的设计研究

介绍了大功率VDMOS（200V）的设计方法。对设计参数进行了理论分析,并使用仿真工具对设计参数进行了验证和优化。设计中主要考虑了漏源电压和导通电阻等参数指标,通过器件和工艺的仿真,确定了该器件合理的参数范围：外延厚度为20μm,外延电阻率为5Ω·cm栅氧厚度为52nm;P阱注入剂量为3×3^12cm^2,推阱时间65min。将流片结果与仿真结果进行了比较。     

一款900V VDMOS的VLD终端结构设计

采用横向变掺杂(Varied Lateral Doping,VLD)终端设计,通过推导菲克第二定律得到了线性变化的P阱掺杂曲线边端,并讨论了线性掺杂曲线与终端耐压之间的关系,最终在此基础上设计了一款900 V VDMOS功率器件。在140μm终端长度上仿真实现了947 V的耐压,且最大表面电场强度为1.65×105 V/cm,有效提高了终端的可靠性;与传统功率器件的制造工艺兼容,同时没有增加额外的掩膜与工艺步骤。     

厚膜DC/DC电源VDMOS器件失效机理及研究现状

整机小型化的发展对厚膜微组装DC/DC电源提出了更高的可靠性要求,VDMOS器件作为DC/DC电源的开关器件,其性能退化失效将直接影响电源效率、温升指标和技术性能。介绍了厚膜微组装DC/DC电源VDMOS器件芯片级、封装级两个层面的失效机理,以及针对这些失效机理的寿命评估方法和研究现状,并根据VDMOS器件在DC/DC电源中的应用,提出两种温度应力下的寿命评估方法。     

一种基于VDMOS技术的浅沟槽平面栅MOSFET新结构

本文基于VDMOS技术提出了一种浅沟槽平面栅MOSFET（TPMOS）新结构,其中浅沟槽位于VDMOS多晶硅平面栅下方n-漂移区的两元胞中央。与传统的VDMOS结构相比,新结构不仅可以显著改善器件的导通电阻(RON)和击穿电压(VBR),减小它们对栅极长度的依赖,而且除浅沟槽外,制作工艺与VDMOS完全兼容。采用TPMOS结构可为器件设计和制造提供更大的自由度。     

A new shallow trench and planar gate MOSFET structure based on VDMOS technology

This paper proposes a new shallow trench and planar gate MOSFET(TPMOS) structure based on VDMOS technology,in which the shallow trench is located at the center of the n~- drift region between the cells under a planar polysilicon gate.Compared with the conventional VDMOS,the proposed TPMOS device not only improves obviously the trade-off relation between on-resistance and breakdown voltage,and reduces the dependence of on-resistance and breakdown voltage on gate length,but also the manufacture process is compatible with that of the VDMOS without a shallow trench,thus the proposed TPMOS can offer more freedom in device design and fabrication.     

一种结构调整后的DSOI器件

提出一种改进的DSOI结构,在保留DSOI解决浮体效应和散热问题的基础上,能提高电路速度和驱动能力等器件性能.采用不完全除去沟道下绝缘层的办法,使DSOI器件的结构更接近SOI.采用准二维器件模拟器MEDICI对结构进行模拟,结果证明这种改进后的结构使器件具有更优越的性能.