高增益轨对轨运算放大器的设计实现

为提高运放性能和增大输入输出信号动态范围,往往采用轨对轨输入输出结构的运放。介绍了一款基于0.35um CMOS工艺设计的恒定跨导轨对轨输入/输出运算放大器,不同于传统的输入结构,该电路采用了一种改进的输入结构和CLASS AB输出结构,两级的折叠共源共栅运放,其输入和输出均能工作在轨对轨的范围内。仿真验证结果表明该电路在整个共模电平范围内直流增益大于90dB,输出摆幅可达到100mV～vdd-100mV,功耗仅为300uW。电路结构简单紧凑,实现了在整个共模电平范围内的高增益,可广泛应用于精密放大领域。     

一种低压恒跨导轨对轨CMOS运算放大器设计

介绍了轨到轨恒定跨导运算放大器输入级电路设计。所提出的电路通过使用虚拟输入差分对动态地改变输入差分对的尾电流来获得恒定跨导gm。引起总跨导gm变化的因素是输入对和虚拟输入对在共模输入电压变化时不能同时生效,当输入对关闭时输入对的尾电流晶体管处于三极管区域当共模电压变化时,虚拟输入对将在输入对之前从截止区域进入亚阈值区域。在低电源电压设计中,此因素的影响更突出。为了解决这个问题,采用添加补偿电流源到每个虚拟输入差分对的尾电流晶体管,以降低跨导gm的变化。所设计的运算放大器输入级的gm变化误差约为±2%。     

基于SOC应用的运算放大器IP核设计

基于SOC应用,采用TSMC 0.18μm CMOS工艺,设计实现了一个低电压、高增益的恒跨导轨到轨运算放大器IP核.该运放采用了一倍电流镜跨导恒定方式和新型的共栅频率补偿技术,比传统结构更加简单高效.用Hspice对整个电路进行仿真.在1.8V电源电压、10pF负载电容条件下,其直流开环增益达到103.5dB,相位裕度为60.5度,输入级跨导最大偏差低于3%.     

高增益带宽仪表放大器的设计

本文较为详细地介绍了用运算放大器构造高增益带宽仪表放大器的基本设计方法，并对设计中应考虑的一些主要问题进行了讨论。     

一种适于Sigma-Delta ADC的高增益放大器的设计

设计了一种应用增益增强技术和斩波稳定技术的全差分折叠式共源共栅运算放大器。整体放大器采用了折叠式共源共栅结构,主运算放大器采用增益增强技术和开关电容共模反馈,两个辅助运算放大器采用连续时间共模反馈以实现高增益。此外,还采用了斩波稳定技术,在放大器的前后加入斩波开关,达到了滤除低频噪声的效果。在基于SMIC 55nm工艺库,电源电压3.3V下,在Cadence平台利用Spectre进行模拟仿真,仿真结果表明：等效输出噪声低频处的噪声被滤除,运算放大器的增益为116.9dB,相位裕度为72°,单位增益带宽为355MHz,能够使放大器应用于低频域,能够满足Sigma-Delta调制器对于音频频域的设计需要。     

3.3V/0.18μm恒跨导轨对轨CMOS运算放大器的设计

基于0.18μm CMOS工艺,设计了一种3.3 V低压轨对轨(Rail-to-Rail)运算放大器。该运算放大器的输入级采用3倍电流镜控制的互补差分对结构,实现了满电源幅度的输入输出和恒输入跨导;输出级采用前馈式AB类输出控制电路,保证了轨对轨的输出摆幅以及较强的驱动能力。仿真结果表明,直流开环增益为120 dB,单位增益带宽为5.98 MHz,相位裕度为66°,功耗为0.18 mW,在整个共模范围内输入级跨导变化率为2.45%。     

一种Rail-to-Rail运算放大器设计

基于SMIC 0.18μm CMOS混合信号工艺设计了一种低功耗轨对轨运算放大器,并用Specie仿真器对运放的各种性能参数进行了仿真.运放采用3.3V电源,输入共模电压和输出摆幅均达到了轨对轨,输入级跨导在整个输入共模电压范围内仅变化15%,直流开环增益为99dB,单位增益带宽为3.2MHz,相位裕度为59°(10pF负载电容),功耗为0.55mW.     

程控增益放大器设计

程控增益放大器在测控系统、智能仪器仪表等许多领域都有重要应用。本设计主要由直流稳压电源、集成运算放大器、多路模拟开关CD4051、反馈电阻网络等单元构成。程控增益放大器可以广泛地应用于数据采集系统、自动增益控制系统、动态范围扩展、远程检测仪和其他公共场所。     

高精度程控增益运算放大器PGA102及其应用

高精度程控增益运算放大器ＰＧＡ１０２及其应用邱荣富，黄民双ＨｉｇｈＰｒｅｃｉｓｉｏｎＰＧＡ１０２ＯｐｅｒａｔｉｏｎａｌＡｍｐｌｉｆｉｅｒａｎｄＩｔｓＡｐｐｌｉｃａｔｉｏｎｓ￥ＱｉｕＲｏｎｇｆｕ；ＨｕａｎｇＭｉｎｓｈｕａｎｇ１引言随着微型计算机在工业控...     

ADC低电压高增益运算放大器VLSI设计

结合模／数转换器工作原理和VLSI设计方法,分析和设计了一种应用于ADC的高增益运算放大器。由于套筒式共源共栅结构电路具有增益高、功耗低、频率特性好的优点,故采用套筒式共源共栅结构来完成高增益放大器的设计。在1．8V电源电压下,运算放大器采用Chartered0．18μmCMOS工艺模型进行Cadence仿真。结果表明,该放大器的增益、带宽、相位裕度、功耗等均能达到设计要求。     

一种全差分的高速CMOS运算跨导放大器(OTA)的优化设计

全差分高速CMOS运算跨导放大器由一个折叠-级联输入级和一个共源输出增益级构成,并采用Cascode补偿技术．在对运算跨导放大器的性能做了详细的分析后,设计出一个采用单纯形优化算法的优化程序,它能够快速地设计出满足指标的运算跨导放大器．最后给出了一个设计实例．     

折叠运算放大器频率补偿

应用负反馈可以改善电路系统的性能，但是为了实现负反馈的优点，我们首先必须得确保电路不存在振荡，并且使电路处于稳定的工作状态。针对高增益折叠运算放大器提出了一种新的频率补偿优化算法。即，首先通过应用一个并联电容在一定程度上实现主极点的补偿，然后应用“桥梁电容”进一步实现主极点的补偿优化。其特点是利用“桥梁电容”在电路传输函数中引入一个零点来提高电路的带宽与相位裕度，从而优化电路的频域特性，降低电路的“过冲”，提高电路的性能。0．8μm BiCMOS工艺条件下，利用Cadence实现了设计的验证与仿真。     

深亚微米CMOS运算放大器的综合

利用一种计算电路直流工作点的技术,并采用基于BSIM3v3M OS模型的MOS管评估器来提高基于公式法进行电路综合的精度;同时提出一种综合策略,使得综合后得出的运算放大器在工艺波动和工作条件(如电源电压和温度)变化时,仍能满足性能要求．大量的实验结果表明：文中方法可以快速综合出可制造的深亚微米CMOS运算放大器．     

采用"回避精确增益法"设计高精度程控运放

针对“传统程控运放”和目前“集成数字程控运放”的局限性,提出一种新的程控运放设计方法。该方案采用普通运放、低精度“数字电位器”、模拟开关和电压基准芯片,完成了高精度“程控运放”的设计,从而回避运放的精确增益,不但增益级数可多可少,而且具体增益可通过改变外接电阻任意设定。此设计成本低、精度高、调试简单,尤其适合大批量产品的生产。     

射频功率放大器模块的设计与实现

提出了功率放大器设计中的两个关键问题，结合GSM直放站功率放大器模块的工程实例，详细分析了该功率放大器模块的设计过程．最后给出该模块样机的实测结果，进一步验证了设计方法的有效性。     

运算放大器锁零电路分析及其改进

分别介绍了目前常用的由NPN型BJT和由N沟道JFET构成的运算放大器锁零电路的工作原理;针对N沟道JFET运算放大器锁零电路的弊端提出了相应的改进方法,即将控制回路中的二极管改为电阻以方便维修,将N沟道JFET改为P沟道JFET以简化计算机锁零控制电路;最后指出采用继电器进行运算放大器锁零可以消除残余电压。     

高性能误差放大器的设计与实现

提出一种应用于电压反馈PWM降压DC-DC开关电源的高性能误差放大器。该放大器采用反馈结构,具有较大的动态范围,并可消除噪声影响,从而显著减小了DC-DC开关电源的纹波电压。文中提出的误差放大器电路采用Chart.35m标准CMOS模拟电路工艺库实现,仿真结果表明,该DC-DC变换器的稳定性较好,系统的转换效率达到80%以上,输出纹波电压的峰-峰值小于20mV。     

高频小信号放大器的设计与仿真

以FM广播频带小信号谐振放大器为例,对无线通信接收机中的高频小信号放大器进行设计与仿真研究,提出了高频小信号放大器的设计方法,采用PSPICE仿真软件对各部分电路进行了辅助设计分析,并对电路的通频带、选择性和功率增益等性能进行了仿真分析.结果表明,所设计的放大器满足预期设计指标要求,设计过程和方法都比较简单,仿真结果误差也很小,与传统的设计方法相比,解决了设计中运算量大,设计结果的硬件调整和测试都比较复杂且不易优化的问题.电路性能的仿真结果表明了方法的有效性.     

动态偏置射频宽带功放设计

射频宽带功率放大器是目前功率放大器的主要发展趋势。为了提高射频宽带功率放大器的增益平坦度与效率,采用推挽结构LDmos晶体管,使用ADS软件对动态偏置电路和匹配电路进行仿真设计。详细介绍了动态偏置功率放大器的工作原理及其实现方法。实现了多倍频程带宽、确保带内增益平坦、提高功率附加效率。仿真结果表明该功率放大器对于100MHz~400MHz的信号,在整个输入功率变化范围内,功率附加效率（PAE）与传统的功放相比提高了5~15%左右。