共查询到20条相似文献,搜索用时 15 毫秒
1.
ZHAO Lin-jun 《数字社区&智能家居》2008,(30)
从CORDIC算法的基本原理出发,讨论其工作过程以及旋转角的覆盖范围,在此基础上,给出了具有流水线结构的FPGA实现结构以及增益因子的大小与流水线级数的确定关系,给出了VHDL实现算法,经程序设计与Quartus6.0调试与仿真,结果表明采用FPGA实现的CORDIC算法具有较好的运算精度。 相似文献
2.
提出了一种基于流水线CORDIC的算法实现QAM调制,可有效节省硬件资源,提高运算速度.用Verilog HDL对本设计进行了编程和功能仿真,仿真结果表明,本设计具有一定的实用性. 相似文献
3.
4.
基于CORDIC算法的数字图像旋转实现 总被引:2,自引:1,他引:1
在FPGA平台上,设计了包括坐标旋转引擎和双线性插值器的数字图像旋转系统。阐述了基于CORDIC算法坐标旋转引擎的设计原理,并采用高速的流水线架构实现上述电路。综合后的仿真结果表明,旋转后的图像色彩丰富,细节部分清晰,可望达到100帧/s的速度,满足高分辨率实时应用场合的要求。 相似文献
5.
将CORDIC算法传统实现中的象限转换从输出转移到输入进行处理,简化了电路逻辑.针对CORDIC算法的流水线结构做出增大映射分区的改进,省去了流水线的第一级,减少了流水线结构内旋转角的一位数据宽度.在FPGA中仿真并实现了基于该改进CORDIC算法的NCO.仿真结果有良好的精度,证明了该方案的可行性. 相似文献
6.
介绍如何利用CORDIC(Coordination Rotation Digital Computer)算法产生正余弦信号的实现过程基础上,研究并在FPGA中实现了基于流水线CORDIC算法的数控振荡器。仿真验证结果表明,该方法较之其它方法具有精度高、结构简单易于实现、节省资源且功耗低等特点,非常适合应用于高速高精度数字调制解调。 相似文献
7.
本文讨论旋转模式下CORDIC算法的符号预测和迭代计算问题,采用并行计算方法来加速CORDIC算法。文中提出分段符号预测和增加校正迭代的符号预测机制,使用分段迭代展开和三输入加法树来完成CORDIC算法的迭代计算,有效地减少了计算的级数和硬件开销,提高了计算性能。最后,在Altera的StratixII芯片上实现了并行CORDIC结构。 相似文献
8.
《电子技术应用》2017,(3):43-47
数控振荡器(NCO)已经被广泛应用于数字信号处理、软件无线电系统等诸多领域中。针对基于传统CORDIC(Coordinate Rotation Digital Computer)算法的NCO存在工作频率较低、精度不高、且消耗资源多等缺点,通过对CORDIC算法进一步优化改进,提出了一种NCO的设计方法,将覆盖角度扩展至整个圆周范围,实现了幅度与相位之间分别对应,且输出的正余弦波形具有完全正交性。实验结果表明,设计的NCO具有运算速度快,消耗硬件资源较少,结构简单易于使用硬件电路实现的优势,最高频率比基于传统CORDIC算法的NCO提高了114.3%,并将精度提高至10-5~10-6的数量级。 相似文献
9.
CORDIC算法在FPGA中的实现 总被引:2,自引:0,他引:2
CORDIC算法是在许多角度计算方面有着广泛应用的经典算法,通过考虑FPGA的结构、精度局限和速度要求,采用流水线技术(pipeline),在FPGA上用CORD IC算法实现了对于大吞吐量数据的向量倾角的计算,并对实际应用中内部步骤寄存器精度的选取给出了较为详细的方法。 相似文献
10.
11.
12.
13.
14.
基于CORDIC算法的DDC实现 总被引:1,自引:0,他引:1
论文讨论的是基于CORDIC算法的DDC实现,给出了字长16bit的流水线CORDIC算法的结构图.在该流程图中,通过增设两级预旋转,以调整CORDIC算法的旋转角度覆盖范围,使其满足的设计要求.同时文章给出了系统相应的增益因子的调整方法,给出了流水线CORDIC运算器的VHDL实现以及QuartusⅡ环境下的仿真结果.通过对仿真时序结果与数值结果的分析,可以得出基于CORDIC算法的DDC实现可以满足高速数据流的应用环境.且运算结果精度较高. 相似文献
15.
16.
基于流水线CORDIC算法的三角函数发生器 总被引:19,自引:1,他引:18
离散三角函数发生器数字信号处理中有着广泛的应用。在介绍了CORDIC的基本原理之后,提出了一种利用流水线CORDIC结构来实现高速高精度的三角函数发生器的设计。而后给出该三角函数发生器的结构及VHDL描述、综合及实现过程,最后给出用FPGA实现的硬件仿真结果。 相似文献
17.
18.
19.
为了提高实对称矩阵特征值分解算法的速度,在FPGA上设计并实现了符合IEEE-754标准的单精度浮点(32-bit)CORDIC算法,以在保证运算精度的前提下,最大限度地优化资源和速度。整个设计是在Xilinx公司的Spartan-3xc3sd1800a-5FPGA上实现的。测试结果显示:1)对于3*3的实对称矩阵(每个矩阵元素是32-bit浮点数),精度达到2-20;2)设计实现的结构占用2467个 slices,占芯片总资源的14%,最高运行时钟频率达到154MHz。 相似文献
20.
针对基于FPGA的分布式导航系统中涉及大量的三角函数运算,而传统的查找表或差值法计算,在精度、运算速度方面不能兼得,且占用资源多,文中提出了基于CORDIC算法的反正切函数计算的改进方法与流水线结构的实现方法,使用VHDL硬件描述语言进行编程实现,在QuartusII9.0中对算法进行功能仿真,最后通过Altera公司的FPGA CycloneII系列芯片进行了具体验证。验证结果表明,针对累加器中因截尾而产生的误差所作的算法改进,显著地提高了算法精度,而且运算速度快。 相似文献