从FPGA中的ASIC单元到ASIC中的FPGA单元

过去几年中,由于半导体公司不断更新工艺技术,可编程逻辑器件的容量不断增加。以前,人们是将ASIC单元嵌入到FPGA来加速通用的功能和节省硅片面积,而现在,和人们却将FPGA插入到ASIC的工艺中,并引入分布计算能力来简化信号处理的过程。设计软件紧跟着复杂性的增加而发展,FPGA已能在卫星中承受太空辐射。     

一种日用定时器ASIC的设计

介绍使用DSCH和Microwind两种教学EDA软件设计一种日用定时器ASIC的方法与步骤,可供对学生进行芯片设计教学实践时参考。     

DSP设计永生于ASIC

介绍了高性能DSP应用于ASIC中的技术优势及潜力。     

ASIC设计方兴未艾

<正> 现代电子产品的两个显著的时代特征是一“软”一“硬”。“软”指的是基于计算机CPU的软件编程技术,“硬”指的就是ASIC。ASIC是专用集成电路英文名称的缩写。 十年前,电子产品设计的基本思路是先选用通用的标准集成电路型号芯片(例如数字通用芯片74系列等等。这些芯片基本上都是小规模集成和中规模集成电路),再由这些芯片和其它元件构成更大的电路和电子系统。现在集成电路的制造工艺发生了巨大的变化,集成数以亿计的晶体管、几万门、几十万门电路的芯片已较为普遍。目前,这些芯片仍被笼统地称之为VLSI(超大规模集成电路)。VLSI通用芯片的发展并不     

采用标准单元法的ASIC设计实例

ASIC设计方法可分为全定制和半定制两种。其中，半定制是一种约束性设计方式。目前广泛采用的半定制设计方法包括门阵列ASIC、标准单元ASIC和可编程逻辑芯片设计。文章主要针对后端工作，通过一个控制芯片的设计实例，介绍标准单元法的设计过程及重点步骤，并简单介绍了标准单元库的建立。     

FPGA至ASIC的转换流程和电路设计技巧

随着各类电子产品的不断发展,FPGA／CPLD由于具有使用灵活方便的特点,被众多工程设计人员采用。近年来,各大FPGA供应商不断改进生产工艺,使器件成本不断下降,促进了FPGA不断普及。然而,在大批量生产的产品中,若仍采用FPGA器件,则显得成本过高。ASIC具有密度高、单价低、速度快、功耗低的特点,是大批量产品中取代FPGA的理想产品。虽然具体多少数量的产品用ASIC代替FPGA才经济仍有不同看法,但一般而言,产品数量大于10K时,应开始考虑使用ASIC产品。从FPGA转换至ASIC由于FPGA与ASIC产品内部结构,特别是门延…     

VHDL在CPLD和FPGA设计中的应用

描述了CPLD、FPGA的不同特点和相应的应用范围。提出针对这两类器件同样采用VHDL作为设计入口 ,但采用不同的设计入口级别可最大限度地利用其特点。最后给出了这两类器件和两种设计入口级别的实际例子。     

在ASIC设计中的功耗分析与优化设计

分析了 ＣＭＯＳ数字专用集成电路功耗的来源,给出了半定制数字专用集成电路功耗的计算方法以及功耗优化设计的方法。     

FPGA与ASIC之兼容设计

为了利用FPGA和ASIC设计各自的优点,很多设计首先通过FPGA来实现,再根据需求转换成ASIC实现,同时更多的ASIC设计为了降低风险和成本,在设计过程中会选择使用FPGA进行功能验证。这就需要设计能在两者之间互相转换,怎样使电路设计以最快的速度、最小的代价来满足这一转换,本文提出了一些兼容设计方法,并进行了分析,最后给出了兼容设计实例,设计实践表明这些设计方法对FPGA与ASIC的兼容设计是行之有效的。     

ASIC设计自动化最新工具—FPGA开发系统

本文介绍了ASIC设计自动化最新工具——FPGA开发系统的软、硬件支撑环境,FPGA的概况,特点和基本结构,FPGA系列器件和工作频率以及在微机FPGA开发系统上如何进行ASIC电路的设计,最后给出一个设计实例的流程。     

FPGA和ASIC设计特点及应用探讨

介绍了ASIC、FPGA的设计步骤和设计流程,重点比较两者之间的设计特点和应用趋向,采用这两种不同方法完成40G高阶数字交叉连接芯片设计.通过比较表明:FPGA技术适用于小批量、产品更新快、周期短的电子产品设计,可以明显提高设计速度,缩短产品上市时间;ASIC技术适用于大批量、产品比较成熟、生命周期长的电子产品设计.ASIC的集成度和单片价格都比FPGA有优势.     

基于FPGA的脉冲分配器芯片化设计

介绍了一种利用ALTERA公司现场可编程芯片设计的步进电机脉冲分配电路模块，结合实例详尽叙述了开发软件及其设计输入方法。     

SDH专用集成电路的FPGA验证

在专用集成电路的设计中,采用ＦＰＧＡ来验证专用集成电路的功能是一个重要而必不可少的过程,本文介绍了用２片Ａｈｅｒａ公司的ＦＬＥＸ１０Ｋ系列ＦＰＧＡ验在规模 和集成电路功能的过程,给出了在和集成电路设计中充分利用工具和原有集成电路的设计成果进行ＦＰＧＡ验证的步骤,并提出了如何解决验证过程中遇到的一些疑难问题。     

从FPGA到ASIC的风险与对策

由于FPGA的种种优点,越来越多的电子设计师在初次设计电子产品时选择FPGA来完成电路的prototype设计。然后,再在必要时将prototype设计从FPGA转换成ASIC。在此转换过程中有一定的风险,如ASIC电路的复位、时钟树的设计、封装形式的选择以及可测性设计等。文中讨论了这些风险,并给出了减少这些风险的解决方案。     

FPGA器件及其应用

ＦＰＧＡ器件具有高密度、低功耗、系列化、使用灵活、设计快速、成本低廉、现场可编程和反复可编程等特性，并可随时模拟仿真及调试验证。广泛应用于电子设计的各个领域。本文介绍ＦＰＧＡ器件的基本结构、产品种类、开发系统、设计流程及典型应用。     

基于TotalRecall技术ASIC的FPGA原型验证

芯片设计中一个非常重要的环节是验证.随着FPGA技术的迅速发展使基于FPGA的原型验证被广泛的用于ASIC的开发过程,FPGA原型验证是ASIC有效的验证途径,但传统FPGA原型验证的可视性非常差.为了解决传统FPGA原型验证可视性的问题,验证工程师采用了结合TotalRecall技术的FPGA原型验证方法对一款鼠标芯片进行验证.获得该方法不仅能提供100％的可视性,还确保FPGA原型验证以实时硬件速度运行.该方法创新了ASIC的验证方法学.     

现场可编程逻辑门阵列（FPGA）技术及其应用

本文阐述了现场可编程逻辑门阵列（ＦＰＧＡ）技术的基本概念、原理及其进展，并介绍了作者在应用ＦＰＧＡ技术中所获得的点滴经验与体会。     

FPGA vs. ASIC for low power applications

Field Programmable Gate Array (FPGA) are becoming more and more popular and are used in many applications. However, it is well known that the performance is limited comparing to full ASIC implementation, but for many applications the speed requirements fit the ones provided already by existing FPGA circuits. Power consumption seems to be one of the most important limiting factor and so far it is in favour of Application Specific Integrated Circuits (ASIC) [Varghese Georges, Jan M. Rabaey, Low-Energy FPGA, Architecture and Design, Kluwer Academic Publishers, 2001; Tadahiro Kuroda, Power-Aware Electronics: Challenges and Opportunities, Tutorial at FTFC 2003, Paris, May 2003]. In this paper, we will present results obtained by characterizing various circuits implemented using both FPGA and ASIC technologies in order to determine the power consumption ratio and evaluate the efficiency of the power optimization techniques such as clock gating [Amara AMARA, Philippe Royannez, VHDL for Low Power, (Chapter 11), Low Power Electronics Design, Edited by Christian Piguet, CRC Press 2005; Luca Benini, Giovanni De Micheli, Dynamic Power Management, Kluwer Academic Publishers, 1998].We have started a study in order to compare the power consumption of two Intellectual Property (IP), a counter circuit and an image transform circuit. Both circuits have been implemented using FPGA Family circuits from ALTERA and Hardware Copy of the circuits which are close to the ASIC implementation. A full ASIC implementation using UMC 0.13 μm have be also characterized in terms of power.FPGA power consumption estimation flow is based on ALTERA tools (QuartusII) that provide accurate overall power consumption for a set of input stimuli, on various targets: FPGA families and Hardware Copy. ASIC power consumption estimation flow is based on Synopsys Power tools.