基于ZYNQ MPSOC的以太网PHY芯片功能测试方法

随着以太网技术和集成电路技术的发展,以太网物理层（Physical Layer, PHY）芯片的速率和性能都得到了极大提升,电路复杂度更是几何级增长,以至于常规的自动测试设备（Automatic Test Equipment, ATE）测试很难充分验证其功能,所以亟需开展相应测试方法研究。提出了一种高效的基于ZYNQ MPSOC的以太网PHY芯片功能测试方法。该方法以ZYNQ MPSOC为核心,设计了一种直达应用层面的系统级测试装置,从而减少了与物理层直接交互的行为,有效降低了测试装置及程序开发难度。经试验验证,提出的基于ZYNQ MPSOC的以太网PHY芯片功能测试方法能够用于以太网PHY芯片测试。     

一种高效的复信号处理芯片设计

本文提出了一种高效的复信号处理芯片的设计方法。本芯片是某雷达信号处理机的一部分，接收3组ADC的输出复数据，依次完成去直流、加窗、512点FFT、求功率谱和累加3组信号的功率谱等功能。在这5种功能中，加窗、512点FFT和求功率谱复用一个蝶形单元。本芯片由单片FPGA实现，计算精度高、速度较快，满足雷达系统的实时处理要求。     

系统芯片中低功耗测试的几种方法

在系统芯片可测试性设计中考虑功耗优化问题是当前国际上新出现的研究领域。在可测试性设计中考虑功耗的主要原因是数字电路在测试方式下的功耗比系统在正常工作方式下高很多。测试期间的功耗会引发系统成本上升，可靠性降低，成品率下降。本文介绍低功耗测试技术中的一些基本概念，对已有的几种主要的降低测试功耗方法进行分析，最后给出一种高性能微处理器的真速低功耗自测试方法。     

一款SoC的功能测试系统的设计

针对一款基于ARM7TDMI处理器核的SoC(片上系统),设计了一个经济实用的功能测试系统,该系统采用宿主机/目标机结构.文中分析了该系统的Host程序和Monitor程序,然后以片外存储器接口模块测试、片上eSRAM(增强型SRAM)模块测试和USB客户端控制器模块测试为例,介绍SoC片上模块的测试方法.该系统符合模块化的构建思想,对于设计其他SoC功能测试系统具有一定的借鉴作用.     

一种多处理器原型及其系统芯片设计方法

 随着嵌入式应用快速发展,系统芯片(SoC)设计日趋复杂.高效可靠的设计多处理器系统芯片逐渐成为一个巨大挑战.本文提出一种多处理器原型及其SoC设计方法,将多处理器及其通信统一建模于一个多层次、灵活和可配的软硬件原型中,通过分层次、从高层抽象到底层实现逐步深入的方法解决软硬件接口验证问题和完善软硬件架构.H.264解码实验证明多处理器原型功能可行性和物理可实现性.基于该原型的多层次细化方法可有效确保SoC软硬件设计的正确性,并有助于软硬件结构协同设计优化.     

一种温湿度测控电路芯片的研制

提出了一种运用混合信号的温湿度测量控制电路的设计方案。通过温湿度传感器的电阻变化来检测温湿度的变化,运用RC振荡原理,把传感器的电阻值转换为频率信号,并使用一片ROM把频率信号映射为实际的温湿度,从而实现温湿度的测量。在芯片设计中,详细考虑了如何进行综合的优化设计。芯片的温度测量范围为-20～60°C,精度为±1°C;湿度测量范围为40%RH～90%RH,精度为±10%RH。芯片测试结果表明,该电路功能正确,性能良好,各项指标均达到预定目标。     

专用FFT芯片在雷达信号处理中的应用研究

本文介绍了单脉多冲多普勒雷达信号处理的基本原理和工程中常用的实现方法，以及专用ＦＦＴ芯片ＰＤＳＰ１６５１０在雷达的信号处理中的应用。     

HDTV SoC的图形引擎设计与实现

介绍了在数字高清晰度电视（HDTV）片上系统（System on Chip）中集成图形引擎的一种设计与实现。分析了图形引擎的硬件架构,并分模块介绍了BLT图形处理、图形显示（Graphic Display Unit）及其2倍图形放大、α混合显示等功能。该图形引擎可为数字高清电视芯片、机顶盒芯片等各类视频处理系统提供强大的图形支持。     

基于模拟的SoC功能验证研究

基于模拟的验证技术在SoC等复杂数字系统功能验证中一直占据统治地位.模拟激励产生的速度和质量是决定验证过程收敛速度的关键因素,覆盖率信息定量地表示了验证完成的程度.覆盖率导向的受约束随机激励生成技术提高了验证过程的效率和自动化程度.按照是否需要待验证设计的内部结构信息,将受约束随机激励生成技术分为基于学习的激励生成和基于构造的激励生成两类并分别进行分析.对基于模拟的SoC功能验证涉及的其它关键技术如:约束定义、覆盖率分析及IP核及核间通信协议的功能验证等国内外研究现状进行了分析和总结,并对未来的发展趋势和研究方向进行了展望.     

基于程序执行轨迹的SoC硬件加速模块提取方法

程序执行轨迹（Program executions trace，以下简称trace）是程序执行过程的指令流信息的记录，trace完整地记录了程序执行过程中所执行指令的内容和顺序。对于大多数程序，少数几个较短的热trace决定了系统的总体性能。本文提出了基于程序执行轨迹提取加速模块的软硬件划分方法。利用热trace提取算法划分系统中关键的trace到硬件，使用分支断言构造原子执行单位，以较小的硬件代价获得较高的加速比。在本文实验中，与采用模拟退火算法的指令级细粒度划分相比，获得的性能平均高9．6％，最终结果硬件面积小29％。     

基于FPGA的USB圭控芯片软硬件协同设计与验证

设计了一款采用PowerPC架构的USB1．1主机控制器芯片,并对该芯片进行软硬件协同验证。通过内嵌PowerPC和USB主机IP核的FPGA系统,辅以外部收发器电路、驱动、应用程序和文件系统,完成了对U-Disk和HID两类典型USB应用的测试,验证结果表明该USB主机芯片设计可以符合USB技术规范,并能和其他厂家的设备兼容。     

片上系统与微机电系统

21世纪产品的微型化、个性化、智能化和低功耗已经成为必然的发展趋势，片上系统和微机电系统是这一发展趋势的有力驱动者。本文分别对这两种系统的核心技术和发展动态进行了介绍，并且对片上系统和微机电系统的市场情况进行了调查分析。最后指出在电子信息产业和机电行业，片上系统和微机电系统将引领世界的潮流，成为万众瞩目的焦点。     

一种安全SoC芯片的物理设计

本文介绍了一种安全SoC芯片架构,描述了物理设计的指标要求及其在0．13umGSMCCMOS工艺上的物理设计,重点阐述了物理设计的中的3个关键技术——时序收敛设计、低功耗设计以及IO规划设计,并探讨了安全芯片物理设计上的自身安全性设计考虑。通过签核级的分析,该芯片最终满足了指标要求。该芯片包含36个时钟域,4种低功耗工作模式,约有26万个标准单元,72个宏模块,130个pad,合计约560万个逻辑等效门,芯片面积5．6mm×5．6mm。     

低翻转率的SoC总线组合编码算法

为降低SoC总线功耗,避开现有总线编码技术在应用上的局限,提出了一种SoC总线编码算法。算法基于总线上IP可复用的观点,采用分组BI码和TO码各自的优点,在维持SoC总线功能基本不变的同时,减少数据线和地址线的电平翻转。最后的实验结果表明：组合编码算法可以将SoC总线的平均功耗下降7．41％,是一种有效且适用于SoC总线的低功耗算法。     

窄带雷达极化信号采集和处理电路的设计

基于雷达极化信号处理技术，针对窄带全极化雷达研制了一种极化信号采集和处理的电路。在介绍雷达极化信号处理的基本原理和方法的基础上，围绕极化信号处理的特点，设计极化信号采集、幅相一致校正、极化滤波、极化检测等电路模块。最后，介绍了该电路在极化虚拟加权实验的结果和分析。     

A system-level bandwidth design method for wormhole network-on-chip

To improve the Network-on-Chip (NoC) performance, we propose a system-level bandwidth design method customising the bandwidths of the NoC links. In details, we first built a mathematical model to catch the relationship between the NoC commutation latency and the NoC link bandwidth, and then develop a bandwidth allocation algorithm to automatically optimise the bandwidth for each NoC link. The experimental results show that our bandwidth-customising method improves the NoC performance compared to the traditional uniform bandwidth allocation method. Besides, it can also make our NoC to achieve the same communication performance level as the uniform bandwidth NoC but using fewer bandwidth resources, which is beneficial to save the NoC area and power.