一种基于AHB总线的高速存储访问机制的设计与实现

系统芯片中的高速IO设备一般需要直接存储访问（DMA）功能的支持，以减轻处理器的负担，提高系统性能和IO性能．考察了片上系统总线和DMA访问机制的特性，设计实现了一种基于AHB总线的高速存储访问机制，采用专门的接口支持以太网络接口与系统主存之间的数据传输．在总线接口的设计中提出了总线访问的优化策略，并给出了一种确定FIFO设计参数的分析方法．实验结果表明，该访问机制提高了数据传输速率，有效地支持系统芯片的网络应用．     

异构平台上X86仿真的I/O框架

针对异构处理器平台进行X86体系结构仿真的问题,提出一种I/O框架,介绍该框架中的3个主要模块：总线与接口函数的注册与映射,桥芯片中数据结构的设计与函数体的布局,中断信号选择与传递的实现技术。根据不同框架结构,通过运行SPEC2000测试集,证明该I/O框架与其他同类框架相比,性能可提升10%~20%。     

高速串行总线RapidIO与PCI Express技术分析比较

传统的分层共享总线已无法满足未来高性能嵌入式系统的I／O性能需求和快速高效的信号处理和数据传输。系统内的不同组件之间的彼此通信的速率已成为制约嵌入式系统性能提高的瓶颈。为了缓解I／O瓶颈问题,I／O技术及体系结构发生重大变革,使新型互联技术不断涌现,如PCIExpress,RapidIO等。本文主要对这两种串行总线技术分析比较。     

面向高带宽I/O的片上网络优化

在高性能处理器中,I/O带宽需求不断增加,一方面高速接口的通道数目不断增加,另一方面接口传输速率也在逐渐提升.高性能处理器的片上网络必须能够匹配各种高速I/O的带宽需求,且必须保证DM A请求能够正确完成.然而各种高速接口协议与片上网络协议在通信机制上存在较大的差别,可能导致死锁等现象的产生.首先对匹配高性能I/O的片上网络存在的问题进行分析,然后提出一种高带宽I/O设计方法及死锁解决方法.采用解死锁方法的片上网络增强了I/O系统的鲁棒性,同时可以减少片上网络设计及运行时的各种限制,提升I/O性能.最后,将所提出的优化方法应用到高性能服务器处理器芯片中,并进行评测,针对16通道PCIe 4.0接口,双向读写带宽分别达到30 GB/s,在一些特殊场景出现死锁以后,片上网络能自动检测死锁并解除死锁.     

模拟I2C总线技术在MSP430单片机中的应用

首先对MSP430系列单片机进行了简要介绍,然后重点分析了目前国际上流行的模拟I2C 总线技术,并通过带有标准I2C接口芯片--PCF8583日历芯片的具体编程,详细地为大家介绍了模拟I2C总线技术在一款崭新的单片机中的实际应用。     

基于FPGA的RapidIO总线接口设计与实现技术

为了适应新的数字信号处理技术的发展,采用FPGA实现技术设计了串行RapidIO高速串行传输接口,实现了DSP与FPGA之间、FPGA与FPGA之间的高速数据传输,详细介绍了本地端点设备访问和远端设备访问的时序设计过程。对RapidIO总线的性能指标进行了测试,试验表明,在1lane、全双工模式下,数据传输速率可达243MB/S,突破了以前DSP的外部接口总线的传输速度瓶颈。     

高性能InfiniBand通信卡设计与实现

InfinBand是一种新型高性能互连技术，既可作为系统内部互连技术又可作为网络互连技术。目前，在直接支持InfiniBand接口的高端计算机系统问世之前，可为基于PCI／PC I-X体系结构的计算机系统设计InfiniBand通信接口卡，实现InfiniBand主机通道适配器HCA的功能，将现有计算机接入高性能InfiniBandSAN，或接入基于InfiniBand的 能集群系统。本文提出了一种高性能InfiniBand通信接口卡的设计方案，并对其关键实现技术进行了研究，介绍了InfinBand通信接口卡的功能部件及设计要点，以及通信接口卡的实现要点。     

Jitter models for the design and test of Gbps-speed serial interconnects

We present a comprehensive analysis of jitter causes and types, and develops accurate jitter models for design and test of high-speed interconnects. The recent deployment of gigabit-per-second (Gbps) serial I/O interconnects aims at overcoming data transfer bottlenecks resulting from the limited ability to increase chip pin counts in parallel bus architectures. The traditional measure of a communication link's performance has been its associated bit error rate (BER), which is the ratio of the number of bits received in error to the total number of bits transmitted. When data rates increase, jitter magnitude and signal amplitude noise must decrease to maintain the same BER. As data rates exceed 1 Gbps, a slight increase in jitter or amplitude noise has a far greater effect on the BER.     

基于InfiniBand的SAN存储系统研究

InfiniBand是一种新型高性能互连技术，它采用基于通道的高速串行链路和可扩展的光纤交换网络替代共享I／O总线结构，提供了高带宽、低延迟、可扩展的I／O互连，克服了传统I／O总线结构的种种弊端。本文提出了一种基于InfiniBand的SAN（IBSAN）存储系统方案，并对其关键技术进行了研究。     

USB2.0 Hub 事务转换器的工作机理

USB通用串行总线是新一代标准接口总线，与USB1．0版本不同，USB2．0不仅支持低速（1.5Mbps)和全速（12Mbps)外部设备，还支持高速（480Mbps)外部设备。为了将全／低速设备对高速设备可用带宽的影响减到最小，USB2．0提供了一种机制，该机制支持在Hub连接的是全／低速设备的情况下，主控制器与Hub之间以高速传输所有设备的数据。     

基于FPGA的高速串行传输接口的设计与实现

串行传输技术具有更高的传输速率和和更低的设计成本,已经成为业界首选,被广泛应用于高速通信领域。传统的高速串行传输接口大多基于Aurora链路层协议,但该协议自身会导致一定程度的资源浪费。本文提出一种新的高速串行传输接口的设计方案,通过定义新的串行传输协议并采用高速串行收发器Rocket I/O,实现数据率为2.5Gbps的高速串行传输。     

I/O issues in a multimedia system

In future computer system design, I/O systems will have to support continuous media such as video and audio, whose system demands are different from those of data such as text. Multimedia computing requires us to focus on designing I/O systems that can handle real-time demands. Video- and audio-stream playback and teleconferencing are real-time applications with different I/O demands. We primarily consider playback applications which require guaranteed real-time I/O throughput. In a multimedia server, different service phases of a real-time request are disk, small computer systems interface (SCSI) bus, and processor scheduling. Additional service might be needed if the request must be satisfied across a local area network. We restrict ourselves to the support provided at the server, with special emphasis on two service phases: disk scheduling and SCSI bus contention. When requests have to be satisfied within deadlines, traditional real-time systems use scheduling algorithms such as earliest deadline first (EDF) and least slack time first. However, EDF makes the assumption that disks are preemptable, and the seek-time overheads of its strict real-time scheduling result in poor disk utilization. We can provide the constant data rate necessary for real-time requests in various ways that require trade-offs. We analyze how trade-offs that involve buffer space affect the performance of scheduling policies. We also show that deferred deadlines, which increase buffer requirements, improve system performance significantly     

基于PCI的ARINC629数据通信卡的设计

基于PCI接口的ARINC629数据通信卡,由三大模块组成.通信卡与ARINC629总线接口模块包括终端接收、发送、协议及串行接口单元.通信卡子系统处理器和存储器模块用于在工作流程的不同时段,对通信卡数据线的控制主体进行分配.PCI总线接口模块则负责对存储器的访问和对单片机的I/O控制.     

一种CMOS1／2Mbps3．3V1553B收发器的设计与实现

1553B总线是一种广泛用于航天、航空以及军事领域内的通用数字总线。但随着应用系统的技术发展,原有1Mb—ps传输速率的收发器已经不能满足使用需求,因此文中提出一种2Mbps的收发器系统结构,并兼容1Mbps的传输速率。该收发器采用0．35μmsingle—polyCMOS工艺实现,流片测试结果表明,在1Mbps速率下,该收发器完全满足1553B总线协议要求。在2Mbps速率下,收发器的传输误码率小于10^-12在3．3V工作电压下,收发器静态功耗为17mA。     

The I/O subsystem-a candidate for improvement

A computer system can be partitioned into hardware and the software executing on that hardware. The hardware consists of processor(s), memory, and “everything else”. The “everything else” we generally combine under the umbrella “I/O, whose job it is to manage the availability of information to and from the processor(s) and memory”. That information comes from storage devices, networks, and nonstorage devices. The I/O subsystem is the collection of all three; its influence on performance is a reflection of how well it manages the availability of information to and from all three. The impression today, from both the hardware side and the software side, is that the I/O subsystem can certainly stand improvement. The author considers improvements to the I/O subsystem     

The 82460GX server/workstation chip set

Designing a chip set for a new processor architecture like the IA-64 requires handling multiple aspects. They include implementing the processor interface; providing sufficient I/O bandwidth for servers; supporting accelerated graphics port (AGP) graphics; and providing sufficient memory bandwidth for the processor, I/O, and graphics. This article provides an introduction to the memory, I/O, and graphics subsystems of Intel's Itanium processor chip set and discusses several aspects of the processor bus     

PCIE2．0的超远距离传输实现

PCIE2．0作为用于芯片间和板间互连的、高性能、点对点、基于报文互换的新型I／O互连技术,已被公认为行业的标准,在计算机系统中得到了广泛应用。PCIE2．0在物理层采用基于SERDES的串行通信技术,数据传输速率可达5Gbps,最多支持32通道。随着信号频率的增加,信号完整性问题变得日益突出,衰减、串扰和抖动的共同作用导致信号严重失真,传输距离受到限制。采用一种高效能的中继芯片,对PCIE2．0总线高速串行信号进行中继,实现了远距离传输,并在、实际系统中得到了验证。     

一种FPGA高速访问USB设备的设计方案

针对FPGA访问USB设备存在传输速率低、资源消耗大、开发复杂的缺点,提出了一种将ARM处理器与FPGA相结合实现高速访问USB设备的方案。该方案利用ARM处理器的USB Host读取USB设备数据并缓存于高速内存,采用乒乓机制通过SRAM接口将数据传给FPGA。经测试,数据传输速率可以达到48Mbps。该方案具有开发难度小,资源占用率低和传输速率高的特点,适合于FPGA高速读取大量外部数据。     

基于随机Petri网的IP-SWAN系统性能评价

在分析基于iSCSI协议的IP存储广域网(IP-SWAN)的数据传输流程的基础上,提出了IP-SWAN系统的随机Petri网模型和一种新的基于变迁的串并联等价变换计算系统I/O响应时间的SPNA方法。基于SPNA方法的性能分析和预测结果表明,在低速网环境下,网络传输速率是系统性能的主要瓶颈,提高网络带宽可以有效地改进整个系统性能。在高速网环境下,提高中心节点的读缓存命中率和CPU处理效率,可以降低系统的I/O响应时间。     

基于USB技术的通用I/O控制和数据传输模块设计

通用串行总线(USB)是一种新型的计算机总线接口规范，本文简要介绍了其特点，并使用AN2131QC芯片开发了专用模块，实现了通用数字I／O控制和批量数据传输，使计算机与外部设备进行快速、便捷、可靠的数据传输和设备通信。此外还详细介绍了系统硬件设计、固件开发、驱动开发和应用程序的编写。