4 bit DRFM用相位量化ADC及DAC

<正>数字射频存储器(DRFM)基于高速采样和数字存储技术,能够对射频和微波信号进行存储及再现。相位量化DRFM的核心部件是模数转换器(ADC)和数模转换器(DAC),其性能直接决定了DRFM系统的关键参数瞬时带宽。南京电子器件研究所研制成功瞬时带宽500 MHz的4 bit相位量化ADC/DAC,LVDS数字接口,带内SFDR优于-30 dBc。4 bit相位量化ADC将模拟信号的相位等分为24个相位区间并对其进行量化,采用类Flash结构实现,最终输出8路与输入同频率且两两相差22.5°的等占空比方波。设计时合理分配了内部各级     

单片GaAs 3bit相位DAC的设计与实现

详细论述了用于数字射频存储器系统的单片超高速GaAs 3bit相位DAC的设计、制造及测试.在南京电子器件研究所标准75mm GaAs工艺线采用0.5μm全离子注入MESFET工艺完成流片.芯片输入输出阻抗实现在片50Ω匹配.测试结果表明,其工作带宽大于1.5GHz,相位精度小于4%,电路的码流翻转速率大于12Gbps.     

数字射频存储器用GaAs超高速3bit相位ADC的设计与实现

详细讨论、分析了用于3bit相位体制数字射频存储器(DRFM)系统的3bit相位体制ADC的设计、实现及测试.利用南京电子器件研究所标准GaAsΦ76mm全离子注入工艺,采用全耗尽非自对准MESFET器件加工实现了3bit超高速相位体制ADC.测试结果表明,该电路可在2GHz时钟速率下完成采样、量化,达到1.2Gbps的输出码流速率,其瞬时带宽可达150MHz,具备±0.22LSB的相位精度.     

数字射频存储器用GaAs超高速3bit相位ADC的设计与实现

详细讨论、分析了用于3bit相位体制数字射频存储器（DRFM）系统的3bit相位体制ADC的设计、实现及测试．利用南京电子器件研究所标准GaAs Φ76mm全离子注入工艺，采用全耗尽非自对准MESFET器件加工实现了3bit超高速相位体制ADC．测试结果表明，该电路可在2GHz时钟速率下完成采样、量化，达到1.2Gbps的输出码流速率，其瞬时带宽可达150MHz，具备±0.22LSB的相位精度．     

数字射频存储器用DAC静态参数的表征与测试

分析并讨论了应用于相位体制数字射频存储器的DAC静态参数的表征方法.提出用时间非线性(TDNL和TINL)、幅度非线性(ADNL和AINL)以及相位非线性(PNL)来全面描述相位体制DAC的静态性能.仿真结果证明上述静态参数对DAC的频域性能有着显著影响,用它们表征相位体制DAC的静态性能是必要且可行的.采用上述方法对利用标准75mm GaAs MESFET全离子注入工艺流片得到的3bit相位体制DAC进行了低频静态测试,其静态参数优异,性能良好.     

数字射频存储器用DAC静态参数的表征与测试

分析并讨论了应用于相位体制数字射频存储器的DAC静态参数的表征方法．提出用时间非线性（TDNL和TINL）、幅度非线性（ADNL和AINL）以及相位非线性（PNL）来全面描述相位体制DAC的静态性能．仿真结果证明上述静态参数对DAC的频域性能有着显著影响，用它们表征相位体制DAC的静态性能是必要且可行的．采用上述方法对利用标准75mm GaAs MESFET全离子注入工艺流片得到的3bit相位体制DAC进行了低频静态测试，其静态参数优异，性能良好．     

一种4bit相位量化DAC电路分析

针对数字射频存储器(DRFM)量化方式的差异、优势和不同的应用范围,介绍相位量化数模转换器(DAC)的系统架构,提出相位量化DAC主要电路模块的一种实现方案,论述了该方案的优缺点,并基于90 nm CMOS工艺模型进行仿真,仿真结果表明该芯片可在2 GHz时钟速率下完成转换和量化,瞬时带宽可达250 MHz。     

相位体制数模转换器动态参数的表征与测试

详细分析并讨论了相位体制数模转换器(DAC)动态参数的表征方法,提出用无杂散动态范围(SFDR)、近区谐波失真(TH D 6)、有效工作带宽(EW B)、输出信号功率及正交输出信号幅度一致性来全面描述相位DAC的频域性能。采用上述方法对利用南京电子器件研究所标准76 mm G aA sM ESFET全离子注入工艺流片得到的3b it相位DAC进行了频域测试。结果显示其EW B大于1.5 GH z,转换速率大于12 G bps,全频带内输出信号的正交精度低于4%,幅度一致性低于26%(大多数测试点低于10%)。在500 MH z输入信号下,其SFDR、TH D 6分别为33.8 dB c-、33.7 dB c。该相位DAC的动态参数良好,尤其正交性能优异。     

超高速相位量化ADC的表征与测试

文章详细分析并讨论了应用于相位体制DRFM的ADC参数表征及测试方法。提出用相位非线性(PDNL和PINL)来描述相位体制ADC的静态性能,用瞬时工作带宽(IBW)及相位精度随频率的变化来描述相位ADC的频域性能。采用上述方法对利用南京电子器件研究所标准3"GaAsMESFET全离子注入工艺流片得到的3bit相位体制ADC进行了性能表征及测试,结果表明其静态PDNL≤0.01LSB,PDNL≤±0.007LSB;电路可在2GHz时钟下完成采样、量化,达到2Gbps的转换速率,其瞬时带宽可达250MHz,带内相位精度小于±0.45LSB。     

应用于AMOLED源极驱动的具有DAC功能的输出缓冲器设计

针对AMOLED驱动芯片小面积、高精度、低功耗的需求,设计了一种具有DAC功能的高性能输出缓冲器。该缓冲器采用轨对轨的输入级和Class AB输出级以适应大的输入输出电压范围,采用Cascode Miller补偿以减小补偿电容大小,其尾电流源可编程以实现4bit DAC功能插值,节约了整体功耗和芯片面积。在UMC80nm CMOS工艺下,仿真结果表明,在0.2～6.3V的输入电压范围内,缓冲器直流增益大于70dB,相位裕度大于60°,静态电流最小可至0.5μA,建立时间低至1.49μs;典型中压3.3V的情况下,直流增益可达129dB,相位裕度为75°,增益带宽为9.4MHz,静态电流为1.3μA;对60mV输入电压进行4bit插值后,输出误差小于0.255mV。设计的缓冲器精度高、建立时间快且功耗低,输出缓冲器实现了第二级DAC的作用,满足了AMOLED源极驱动的应用需求。