光开关与主控制器间高速接口的FPGA实现

用FPGA实现了光开关系统和主控制器间的高速接口,通过此设计介绍了用FPGA实现ASIC的一般流程,描述了可编程逻辑器件的通用设计方法和过程。     

网络墙中强 千兆保安全——卫士通中华卫士防火墙8000系列的特点与行业应用

卫士通中华卫士8000系列高性能千兆防火墙，是基于ASIC（专用集成电路技术）的全硬件防火墙系统。它通过增加ASIC芯片的可编程性，来满足用户对网络应用的灵活性和高性能的双重要求。采用该技术，为防火墙设计了专门的高速数据包处理流水线，是防火墙达到千兆线速并满足千兆环境骨干级应用的技术方案。而且从性能、功能、技术成熟度等方面综合考虑，ASIC架构防火墙方案都较之目前的X86架构和NP（网络处理器）平台具有不可替代的高端优势。     

莱姆发布新型HO系列可编程电流传感器

莱姆电子最新发布了HO系列电流传感器,为新一代的电机驱动、变频器设计工程师设置更好的性能指标、可编程性和易用性。HO系列电流传感器基于开环ASIC技术,用电力电子应用的尖端技术提供更好的性能,例如温漂、响应时间、电源和噪声等。LEM的HO系列是基于开环霍尔原理的电流传感器,可以测量交流、直流或脉     

电力电子设备通用脉冲发生专用集成电路

提出一款基于大规模可编程逻辑器件设计的具有多种功能的电力电子设备通用脉冲发生专用集成电路（ASIC）。基于0.1°精度的相位控制，该ASIC既可以产生起始相角和脉冲宽度可调的单脉冲触发信号，也可以依据脉冲数据发出脉宽调制（PWM）脉冲序列。借助一个PWM脉冲数据计算模块，该ASIC可以自行产生脉冲数据并输出PWM脉冲。同时，该ASIC的锁相功能可以满足同步脉冲发生的需要。该ASIC还具有灵活的脉冲调理、多样的控制方式、直观的状态监视、高效的数据访问管理等特点。该ASIC和基于它设计的电力电子通用脉冲发生装置，可以解决多种电力电子应用中的脉冲发生问题，便于实现控制装置的数字化和集成化。     

使用ispPAC20实现对电压的监视

可编程模拟器件ispPAC具有在系统可编程技术的优势和特点，取代了很多标准的分立元件或传统的ASIC所实现的电路功能。具有开发速度快，成本低、可靠性高、保密性强的特点。     

基于FPGA的卫星天线用交流伺服系统设计研究

现场可编程逻辑阵列（FPGA）有可靠性高、速度快等优点,同时可以把FPGA设计生成ASIC电路,从而大大减少系统成本。目前FPGA已经开始应用于交流伺服系统。提出了一种基于FPGA的卫星天线伺服系统的设计方法,分析了系统的结构和功能,通过实验证明了这种方法的正确性和实用性。     

基于CPLD的LED大屏幕视频控制系统

在系统可编程SP（In-System Programmability)技术是专用集成电路（ASIC）设计的一种最新设计方法，它使得数字电路设计、生产和维护发生革命性的变化。与传统的专用集成电路设计相比较，采用复杂可编程逻辑器件（CPLD）设计的电路，集成度高、速度快、功耗低。在电路设计阶段，可实时地对设计电路进行各种仿真分析，提高电路设计的灵活性和可靠性，特别是还可在成品上直接进行二次开发和功能扩展。本文介绍了复杂可编程逻辑器件的特点，对LED大屏蔽视频控制系统中的灰度扫描方法进行了讨论，提出256级灰度扫描时的实现方案，并用Lattice公司ispLSI器件实现256级灰度LED大屏蔽视频控制系统的控制电路。     

基于FPGA微波炉控制器设计

该设计用VHDL语言在MAX4-PLUSⅡ软件平台上通过编译、模拟仿真,完成了微波炉控制功能,实现了微波炉的测试、时间设置、烹调计时、完成提示等设计,并对时钟分频作了一定的探讨。此设计采用了现场可编程逻辑器件FPGA的ASIC设计,由控制模块、装载模块、计时模块和显示模块四大模块组成,而且它可以将所有器件集成在一块芯片上,体积大大减小,且外围电路很简单,易于实现。     

基于CPLD实现数据存储控制接口方法的研究

随着集成电路产业和技术飞速发展,集成电路芯片的集成度已由大规模飞跃到了超大规模.同时,FPGA、EPLD等可编程器件的出现,也使传统的电路设计思路发生了巨大的变化,在产品的研制阶段FPGA、EPLD的设计正逐步取代ASIC的设计.本文将介绍利用ALTERA公司的FLEX10K器件,在数据存储器系统中实现数据存储控制接口的方法.由于该器件具有在线可编程及集成度高等特点,所以该设计使数据存储控制接口具有可扩展性、灵活性、微型化等特点.本文将从器件性能及组成、应用系统的介绍、CPLD设计以及仿真等几个方面详细介绍数据存储控制接口的实现.     

莱姆新型HO系列可编程电流传感器问世

近日,全球知名电量传感器制造商莱姆电子(LEM)的新型HO系列电流传感器全面问世,为新一代的电机驱动、变频器设计工程师提供更好的性能指标设置功能,具有可编程性和易用性。LEM作为电量传感器领域市场的先导者,积极致力于为客户提供创新的技术和高质量的电量测量解决方案。LEM此次问世的HO系列电流传感器就是基于开环ASIC技术,用电力电子应用的尖端技术为产品提供更好的性能,例如温漂、响应时间、电源和噪     

现代电子电路与系统的分析设计与实现方法

EDA技术对于现代电子电路与系统的分析设计与实现起着重要的作用 ,可以提高工作速度与成功率。本文介绍了Pspice、EWB、Protel、OrCAD、VISIO、EDA2 0 0 2、IspEXPERT、PAC -Designer、PADS等电子电路与系统分析设计软件、MATLAB的电路和系统仿真分析方法、ESDA设计方法和PCB分析设计流程、基于ISP技术制作ASIC和基于IP核的SOC设计与制造等内容。     

数字系统设计与ASIC技术

随着数字电子技术的迅速发展,数字逻辑系统设计的传统方法已无法满足设计要求。电子设计自动化（EDA）技术在系统设计时只需输入系统的行为和功能描述,其它大部分繁锁的工作由计算机完成,设计师能专注于整个系统的设计,从而大大提高设计效率,本文论述了数字系统自顶向下的设计方法,VHDL及其在ASIC技术中的应用。     

Prototyping for Industrial Applications [Industry forum]

An FPGA is a good vehicle for creating a prototyping system for checking out an industrial product concept and functionality. High nonrecurring engineering (NRE) cost makes an ASIC suitable only for very high-volume products, such as handheld game terminals and cellular phones. For medium-volume products, the HardCopy ASIC is a lower-cost and lower-power replacement for an FPGA. The HardCopy ASIC is a custom device that is created by incorporating the advantages of an ASIC into an FPGA by removing the resources that are not required in the final device. The power and performance of Hard-Copy ASICs are comparable to those of standard-cell ASICs. Altera's design software enables a single-toolset transition from an FPGA to the HardCopy ASIC.     

计算机辅助电路板热分析热设计及热测试集成平台

介绍电子设备温升的主要原因。提出电路板设计、分析一体化的思想，建立计算机辅助电路板热分析、热设计及热测试集成平台。该集成平台的研制为电子产品设计人员，可靠性工程人员解决电子设备过热问题提供了并行环境。     

继电保护系统级专用芯片的设计

在分析微机保护的基础上,提出了电力系统继电保护系统级专用芯片的设计方案。它集计量、保护、通信功能于一体,只要配以相应的外围器件,即可构成数字保护的智能终端,和上位机相连可以构成变电站自动化系统。与微机保护相比,专用芯片具有可靠性高、价格低等优点,代表了数字继电保护未来的发展方向。文中讨论的保护模块可以根据保护对象的不同而方便地调整,该设计具有很强的通用性。通过用现场可编程门阵列(FPGA)进行硬件仿真,验证了该设计的正确性。     

可重构智能化电器硬件设计平台及其应用

在给出可编程智能化电器专用芯片的设计基础上，提出了可重构智能化电器硬件平台设计的概念，介绍了平台的构成和具体重构方法。作为应用实例，介绍了利用该平台在已经完成的中、低压线路保护单元中的应用，还给出了通过重构实现基于小波变换等复杂保护算法、实现电能质量监测和保护一体化、实现智能化电器软装配等具体技术。还进一步给出了实现远程装配和远程诊断的设想。该平台和通用微处理器构成的平台相比在速度、可靠性、价格、保密性以及新产品上市时间等方面都有很大的优势。     

A Wireless Capsule Endoscope System With Low-Power Controlling and Processing ASIC

This paper presents the design of a wireless capsule endoscope system. The proposed system is mainly composed of a CMOS image sensor, a RF transceiver and a low-power controlling and processing application specific integrated circuit (ASIC). Several design challenges involving system power reduction, system miniaturization and wireless wake-up method are resolved by employing optimized system architecture, integration of an area and power efficient image compression module, a power management unit (PMU) and a novel wireless wake-up subsystem with zero standby current in the ASIC design. The ASIC has been fabricated in 0.18-mum CMOS technology with a die area of 3.4 mm _* 3.3 mm. The digital baseband can work under a power supply down to 0.95 V with a power dissipation of 1.3 mW. The prototype capsule based on the ASIC and a data recorder has been developed. Test result shows that proposed system architecture with local image compression lead to an average of 45% energy reduction for transmitting an image frame.     

高速数字PID控制器的ASIC设计

在传统数字ＰＩＤ控制器中，计算占据了大量的时间。因此，在很多场合需要一种运算速度很高而同时又具有高性能价格比的硬件实现形式。本文首先给出了一种实现有符号数相乘的并行定点乘法器设计方案，在此基础上提出了高速数字ＰＩＤ控制器的ＡＳＩＣ设计方案，随后介绍了控制器的版图设计以及逻辑模拟，结果证明设计是成功的。     

An Energy-Efficient ASIC for Wireless Body Sensor Networks in Medical Applications

An energy-efficient application-specific integrated circuit (ASIC) featured with a work-on-demand protocol is designed for wireless body sensor networks (WBSNs) in medical applications. Dedicated for ultra-low-power wireless sensor nodes, the ASIC consists of a low-power microcontroller unit (MCU), a power-management unit (PMU), reconfigurable sensor interfaces, communication ports controlling a wireless transceiver, and an integrated passive radio-frequency (RF) receiver with energy harvesting ability. The MCU, together with the PMU, provides quite flexible communication and power-control modes for energy-efficient operations. The always-on passive RF receiver with an RF energy harvesting block offers the sensor nodes the capability of work-on-demand with zero standby power. Fabricated in standard 0.18-$mu$ m complementary metal–oxide semiconductor technology, the ASIC occupies a die area of 2 mm $times$ 2.5 mm. A wireless body sensor network sensor-node prototype using this ASIC only consumes $≪$ 10-nA current under the passive standby mode, and $≪10 mu$A under the active standby mode, when supplied by a 3-V battery.      

An efficient hardware realization of EMD for real-time signal processing applications

This paper presents a field-programmable gate array (FPGA) and application-specific integrated circuit (ASIC) based design for the real-time implementation of empirical mode decomposition (EMD) algorithm. Here, at the beginning, register-transfer-level (RTL) design of EMD algorithm is developed in the form of verilog-HDL code. Then, simulation-based testing of the RTL design is done. In this paper, two envelope computation methods are proposed: one using linear Bezier curve (LBC) and the other using cubic spline interpolation (CSI). For ASIC, the verilog-HDL code of EMD is synthesized using Genus tool of Cadence using SCL 180-nm technology library and Innovus tool of Cadence is used for the layout design. The core area of the proposed EMD ASIC is 1.16 mm² and can be operated at 62.5 MHz clock rate. The developed FPGA-based EMD architecture can be operated at 50 MHz clock rate and up to 50 MHz sampling rate. Here, an effort is also made to classify the normal and seizure/ictal electroencephalogram (EEG) signals, which are used as an input to EMD, with the help of a support vector machine (SVM). The classification accuracy obtained is above 99%, and here, MATLAB is used for feature calculation and classification purposes.