集成运放在电机数据采集中的应用研究

在分析集成运算放大器的线性和非线性运用的基础上,设计了电机数据采集电路,并对所设计的电路进行了测试分析,结果表明,电路实现了对电力系统主变压器的冷却器电机的数据采集,设计中采用集成运算放大器,具有电路工作稳定可靠,性价比高的特点。     

采用集成运放的晶闸管触发电路

叙述了由运算放大器组成的晶闸管触发电路的基本结构、工作原理，并介绍了该触发电路在小功率晶闸管直流调速系统中的应用。     

低噪声集成运放前置放大器电路参数选取原则

本文应用噪声电路理论求出了集成运放前置放大器的噪声系数计算公式,并指出了降低放大器噪声的电路参数选取原则。     

采用集成运算放大器构成的锯齿波电路

本文介绍了一种采用集成运算放大器构成的锯齿波电路的结构、原理和特点。     

采用集成运算放大器构成的锯齿波电路

本文介绍了一种采用集成运算放大器构成的锯齿波电路的结构，原理和特点。     

集成触发电路应用研究

本文介绍一种用TC787集成芯片构成的晶闸管触发电路，实际应用结果表明，其性能良好，电路简单，运行可靠．     

跨导型集成运算放大器及其应用研究

跨导型集成运算放大器随着电流模式信号处理方法的兴起再次引起人们的注意，其电路设计和应用正在正在成为一个活跃的研究领域，分析了跨导集成运算放大器的组成，特点，给坟控电压放大器，压控电阻器及四象限模拟乘法器等实用电器。     

集成运放线性应用电路分析的思路和方法

集成运放线性应用电路是模拟电路教学中的一个重要内容,本文从三个方面阐述了如何把握和分析集成运放线性应用电路的思想和方法,即,一把集成运放设想为理想放大器;二分析中抓住运放电路"虚短"、"虚断"的特征作为突破口,三寻求运放应用电路分析的一般规律.     

采用新型低成本共模反馈电路的全差分运放设计

设计应用于流水线型ADC的全差分运算放大器. 运放中共模反馈电路采用调节反馈深度和共用差分信号通路的新型结构来实现,用简单的结构实现了高环路增益,通过降低反馈系数的方法防止电路产生自激振荡,避免了因引用补偿电容带来的高成本和高设计难度.放大器采用两级折叠共源共栅结构并进行频率补偿,输出级采用推挽式AB类结构.设计的全差分运算放大器基于中芯国际（SMIC）0.35 μm工艺.后仿结果表明,放大器直流增益为100 dB,负载为3 pF时单位增益带宽为359 MHz,相位裕度为68°,建立时间为12.3 ns,满足ADC所要求的性能指标,适用于高精度流水线型ADC中的级间增益电路和采样保持电路.     

集成运放RC相移型振荡器振荡频率的分析与计算

给出了集成运放RC相移型正弦波振荡器的起振频率的计算公式,指出运放RC相移型振荡器的起振频率不仅与移相元件R、C有关,还与反馈电阻Rf的大小有关.     

一种高稳定积分器在钢丝绳无损检测中的应用

为了对在役钢丝绳进行了定量无损检测,以提高钢丝绳的安全性,针对钢丝绳检测信号的特点,设计了具有非线性负反馈的高稳定积分电路,并对该积分电路进行了理论分析和计算,仿真实验和现场检测结果表明,该电路对外界干扰以及由运算放大器自漂移产生的影响有很强的抑制作用,并能够长时间稳定工作,适用于钢丝绳定量无损检测。     

高增益四级运放频率补偿技术

为改善四级运放不易稳定和单位增益带宽较窄的特性,提出一种新的四级运放频率补偿技术.采用多路嵌套式密勒补偿技术,实现左半平面零点和右半平面零点分离,并通过额外增加一条前馈通路产生左半平面零点,抵消了一个极点,简化了四级运放的频率补偿问题.通过将次极点向高频的推移以及次极点和单位增益带宽比例大小的合理设计,不仅保证了运放的稳定,同时增大了运放的单位增益带宽.经台积电(TSMC)0.25μm互补金属氧化物半导体(CMOS)混合信号工艺仿真和流片测试结果显示,该四级运放仅消耗0.842mW功耗,0.150mm2的芯片面积,在3.6V电源电压下具有60.15°的相位裕度,2.42MHz的单位增益带宽,大于150dB的直流增益.     

用于流水线型ADC的运算放大器设计

基于0.18μm CMOS工艺设计了一个用于流水线型ADC的全差分运算放大器,提出简化的等效模型,推导得到其传输函数,分析影响直流增益和频率特性的关键因素,优化关键节点处MOS尺寸与次极点位置,以取得较高增益和较大单位增益带宽。仿真结果表明,在1.8V电源电压下,所设计的运算放大器在负载为4pF时,直流增益为123dB,单位增益带宽为860MHz,相位裕度为68°,能满足14位、50MHz以上流水线ADC的需要。     

一种差分输入限幅放大电路的设计

设计了一种差分输入限幅放大电路,详细分析了电路的结构.根据此差分输入限幅放大电路的结构,结合输入信号的特点,将其工作状态分为4种情况,并通过公式推导证明了它们的工作原理.运用Cadence的仿真工具对电路进行了逻辑仿真验证,仿真结果和理论推导结果一致.最后,提出了绘制此差分输入限幅放大电路版图时的注意事项,且将其应用于某总线驱动器的接收器电路中,并投片成功.     

低电压低功耗伪差分两级运算跨导放大器设计

为了满足电池供电设备低功耗、低电压的要求,提出一种用于超低电压和低功率混合信号应用的、基于米勒补偿的两级全差分伪运算跨导放大器(OTA).该放大器电路使用标准的0.18μm数字CMOS工艺设计,利用PMOS晶体管的衬体偏置减小阈值电压,输入和输出级设计为AB类模式以增大电压摆幅.将输入级用作伪反相器增强了输入跨导,并采用正反馈技术来增强输出跨导,从而增大直流增益.在0.5 V电源电压以及5 pF负载下对放大器进行模拟仿真.仿真结果表明,当单位增益频率为35 kHz时,OTA的直流增益为88 d B,相位裕量为62°.与现有技术相比,所提出的OTA品质因数改善了单位增益频率和转换速率,此外,其功耗仅为0.08μW,低于其他文献所提到的OTA.     

一种基于SOC应用的Rail-to-Rail运算放大器IP核

采用上华0.6μm DPDM CMOS工艺,设计实现了一种基于片上系统应用的低功耗、高增益Rail-to-Rail运算放大器IP核．基于BSIM3V3 Spice模型,采用Hspice对整个电路进行仿真,在5V的单电源电压工作条件下,直流开环增益达到107.8dB,相位裕度为62.4°,单位增益带宽为4.3MHz,功耗只有0.34mW．     

带共模反馈的CMOS套筒式高增益运算放大器

提出了一种单电源5V供电的带共模反馈的两级套筒式运算放大器结构.该套筒式运算放大器的输入共模反馈结构使输出共模电平维持在2.5 V左右,增益可达到110dB以上,相位裕度为50°,单位增益带宽为60.83 MHz.     

基于准浮栅技术的超低压运算放大器

分析了准浮栅晶体管的工作原理、电气特性及其等效电路,基于准浮栅PMOS晶体管,设计了超低压低功耗运算放大器．基于台积电的0.25μm CMOS工艺,利用Hspice对所设计的运放进行了模拟仿真．仿真结果显示,在0.8V的单源电压下,运算放大器的最大开环增益为76.5dB,相位裕度为62°,单位增益带宽为2.98MHz,功耗仅为9.45μW．