组合逻辑电路自动合成算法的硬件实现

根据FPGA的并行工作方式以及高速、高集成度的特点,采用Handel-C语言对改进型基因表达式克隆选择算法(IGE-CSA)进行编程.在基于FPGA的硬件平台上,实现了组合逻辑电路的自动合成.实验结果表明,采用基于FPGA硬件平台自动合成组合逻辑电路的方法,能获得更好更新颖的组合逻辑电路,同时减轻了设计者的负担,降低了组合逻辑电路的设计成本,为组合逻辑电路的自动合成方法得到实际应用提供了可能.     

基于FPGA的图像超分辨率的硬件化实现

设计基于FPGA的图像超分辨率双线性插值实现方式,提出基于单输入双输出端口RAM缓冲的二级循环调度机制,用以实现共享资源分配和并行流水处理。单输入双输出端口的RAM实现读取相邻地址的两个数据,RAM的深度为源图像一行的像素点数,宽度为像素数据宽度,实现源数据相邻两行像素的存储。根据位置分析模块得到源图像的位置,将源图像的数据写入相应RAM中进行加权运算。为了提高效率使用乒乓算法,设计了4个RAM,2个RAM为一组,一组RAM在加权运算时,另一组RAM写入数据。该设计在Kintex-7开发板上得到验证,实现图像处理速度达到25~30 f/s,同时图像插值后不仅细节更加清晰,从直方图中可以看到图像得到了均衡化。     

基于EDA技术的程序设计和软件仿真及硬件实现

本论文精简的说明《基于EDA技术的程序设计和软件仿真及硬件实现》这一大学生创新实践项目的设计要点,包括用MAX+plusII软件编写VHDL程序、绘制GDF仿真电路图、实验箱上CPLD元器件中EPM7128SLC84-15合理利用,电路功能的调试等。     

基于FPGA的软件无线电数字信道化接收机设计

作为软件无线电关键技术之一的数字中频技术已是多速率信号处理理论的典型应用。文中提出了一种接收机数字中频段的高效处理结构,给出了多项滤波器的设计及FPGA实现方法．并用实验证明了该方法的有效性。     

基于FPGA的专用信号处理器设计

用可编程门阵列(FPGA)实现了一个专用信号处理器,它以快速傅里叶变换(FFT)为核心工作单元,对四路零中频雷达回波依次进行去除直流分量、数据加窗、FFT、目标信号选大和相位参考信号检测等处理。各处理单元流水操作,保证了处理速度,提高了资源的利用效率。FFT算法为输入顺序输出位反序的D IT基2算法,采用递归结构实现,硬件共享设计节省了资源;同时,处理过程中采用块浮点算法,兼顾了定点的高速度与浮点的高精度;并对FFT结果进行了误差分析,给出了定点与块浮点两种算法时的均方误差上限。最后对整个设计进行了仿真验证,结果表明用FPGA实现专用信号处理器满足系统要求。     

基于DSP FPGA GPP-CPU的软件无线电信号处理平台的硬件设计

DSP FPGA构成的数字硬件系统以其强通用性、灵活性、高处理速度而使其在诸多领域有广泛的应用;GPP(General Purpose Processor)功能强大,不仅可以做复杂的控制算法,还具有强大的数字信号处理能力。本文介绍了一种基于DSP FPGA GPP-CPU的软件无线电信号处理通用硬件平台的设计。     

基于FPGA硬件设备数据传输接口的故障检测技术

针对用户对设备全周期综合保障需求,介绍一种基于FPGA硬件设备数据传输接口故障检测技术的设计流程和实现方式,该技术设计合理,使用方便且可靠性高,便于在硬件平台中推广应用,对于提升设备稳定性、可靠性具有重要意义。     

基于FPGA技术的混沌数字图像加密与硬件实现

提出用FPGA技术实现混沌数字图像加密及其硬件实现的一种新方法.根据离散化和数字化处理技术,对三维Lorenz混沌系统作离散化处理,用硬件描述语言和FPGA技术产生三维Lorenz混沌迭代序列,分别对数字图像的红、绿、蓝三基色信号进行混沌加密和解密.基于芯片型号为EP2C35F672C6的FPGA开发平台,以X640×480 BMP格式的灰度图像为例,设计了Lorenz混沌序列对数字图像进行加密与解密算法,给出了FPGA硬件实现结果.     

基于FPGA的DES算法硬件实现

加密算法是军用通信研究的重点之一,信息加密的优劣决定了通信的安全性。DES算法(Data Encryption Standard)是一种具有极高安全性且广泛应用于数据加密领域的加密标准,其常常应用于POS,ATM,IC卡等中。将DES算法与现代军用武器相结合,可以大幅度提高大型武器的可靠性。根据DES算法的基本原理,从减少资源占用量的角度出发,使用VHDL语言在FPGA平台上进行代码设计和逻辑实现;较小逻辑资源、更高的时钟频率更加适用于军用双向通信链路系统。     

基于FPGA的数字存储系统硬件设计

数字存储器可以完成数据采集、数据存储等功能,具有很广泛的应用前景。论述了以Altera高性能FPGA-EPC3C40F484I7为核心处理器的高速信号数字存储系统的硬件设计原理以及基于FPGA的数字存储系统硬件设计实现技术。详细阐述了系统架构以及各功能模块,给出了各模块硬件外围接口的连接图,重点分析了DDR2接口电路设计中的几个关键问题,并结合实际设计中遇到的问题给出了解决方法。该数字存储系统可以用于高速宽频信号的存储等方面。     

基于FPGA的图像中值滤波器的硬件实现

为了实现图像的实时处理,常采用现场可编程门列阵FPGA对采集的数字图像做预处理,在讨论中值滤波算法原理的基础上,利用VHDL硬件描述语言设计一个中值滤波模块对输入图像进行去噪处理,仿真结果说明该算法满足实时性要求,取得较好的仿真效果,并对中值滤波的改进算法进行了讨论。     

基于FPGA技术的数字相关器的设计与实现

用VHDL设计了一种32－bit数字相关器，测试和实际应用表明其性能稳定可靠。     

基于FPGA技术的曼彻斯特编码器设计

曼彻斯特码是一种性能优良的数字基带信号传输码,具有消除直流成分,隐含时钟等特性,使得他在石油勘探测井中有着广泛的应用。从曼彻斯特码的帧结构出发,在阐明曼彻斯特码基本工作原理的基础上,应用FPGA技术,利用硬件描述语言VHDL设计完成曼彻斯特编码器,所设计的系统包含使能、复位、同步字的产生以及奇校验等功能,所编写的VHDL源程序经Altera公司的软件Max PlusⅡ进行调试、优化及仿真,仿真结果与理论分析完全吻合。     

FPGA器件应用开发

针对基于单片机的电子密码锁的不足之处，介绍了一种基于FPGA的电子密码锁的设计方法。采用VHDL语言使用自顶而下的方法对系统进行了描述，并在FPGA芯片Cyclone EPIC6Q240C8上实现。设计充分利用了FPGA的资源可编程特性，可高效率的对系统进行升级与改进。设计的密码锁可设置任意位密码，比一般的四位密码锁具有更高的安全可靠性，应用前景十分良好。     

基于FPGA和DDS技术的任意波形发生器设计

根据现代电子系统对信号源的频率稳定度、准确度及分辨率越来越高的要求,结合直接数字式频率合成器（DDS）的优点,利用FPGA芯片的可编程性和实现方案易改动的特点,提出了一种基于FPGA和DDS技术的任意波形发生器设计方案。采用VHDL和原理图输入方式,在QuartusⅡ平台下实现该设计的综合和仿真,用Matlab对仿真数据进行处理及显示,验证了设计的正确性。通过设置参数可以灵活控制输出频率和分辨率。     

基于FPGA的软硬件协同仿真加速技术

在系统设计中,硬件复杂电路设计的调试与仿真工作对于设计者来说十分困难。为了降低仿真复杂度,加快仿真速度,本文提出利用FPGA加速的思想,实现软硬件协同加速仿真。经过实验,相对于纯软件仿真,利用软硬件协同加速仿真技术,仿真速度提高近30倍,大大缩短了仿真时间。     

数字下变频的FPGA实现

介绍了数字下变频的组成结构,并通过一个具体的实例,给出了FPGA实现的具体过程。     

基于FPGA技术的交通灯控制系统设计

交通灯控制系统在城市交通监管中起着极其重要的作用。应用VHDL语言,在Altera公司的Max PlusⅡ软件环境下,通过模块化编程完成了灯亮时间可调的交通灯控制系统设计,并进行了逻辑综合、仿真和硬件下载,系统的软件仿真和实验测试结果满足了设计要求,达到了预期的效果。由于设计采用了EDA技术,不但大大缩短了开发研制周期,提高了设计效率,而且使系统具有设计灵活,实现简单,性能稳定的特点。     

基于FPGA的任意数值分频器的设计

介绍了基于FPGA的任意分频系数的分频器的设计,该分频器能实现分频系数和占空比均可以调节的3类分频：整数分频、小数分频和分数分频。所有分频均通过VHDL语言进行了编译并且给出了仿真图。本设计中的分频器没有竞争冒险,可移植性强,占用的FPGA资源少。本设计在Altera公司的CycloneⅡ系列EP2C35型FPGA芯片中完全可实现,结果表明设计是正确和可行的。由于分频器应用非常广泛,故本设计具有很强的实用价值。