通信领域静电防护初探

近年来随着信息通信的快速发展,静电放电产生的危害在通信设备的生产、封装运输、布置安装,以及信号的发射、传输、接收、信息处理等阶段无处不在,造成的影响有元器件损坏、吸附灰尘影响散热、信号丢失等。通过对静电的认识、影响、防护的探究分析,希望可以提出更好的措施来防护和降低静电带来的危害。     

半导体器件生产中的静电与防护

绝大多数半导体器件都是静电敏感器件,而在生产过程中静电又是无处不在的,生产厂必须对静电防护措施给予充分的重视.生产厂应通过对器件采用防静电设计,并在生产过程中对静电采用泄漏、屏蔽和中和等控制原理,采取静电接地、穿戴防静电工作服、使用防静电台面、地面、工具及周转箱、防静电包装袋等措施,建立一个完整的静电防护体系.生产厂还应建立防静电系统的周期测试和监控制度,保证防静电设施起到有效的防护作用,避免和减少器件在生产过程中的静电损伤,交付用户高质量高可靠的产品.     

静电及其防护

静止的电荷有了接地通路时产生静电放电（ESD），在人类的日常生活中这种现象是不可避免地存在的。集成电路技术的发展使电子产品更加小型化和结构复杂性，更易受ESD的攻击，电子制造商每年都因此造成很大的损失。按照防护ESD的五项原则积极防护是电子制造商降低，生产成本，提高产品质量，赢得用户信誉的必由之路。     

电子工业中的静电防护

一、电子工业中静电危害 电子工业中的静电危害大体分为两类：这就是由静电力引起的浮游尘埃的吸附和由静电放电引起的元器件的击穿或伤害。     

LED应用中的静电放电的防护

介绍了静电产生的原因、条件以及对LED的危害等内容，讨论了静电放电的防护方案及产品的应用场合。     

静电放电及防护

1前言 静电放电对电子产品的安全使用和可靠性构成了很大威胁，电子产品的静电放电敏感度(ESDS)日益为人们所重视，现已成为许多电子产品一项重要的质量指标。随着科学技术的发展电子产品日趋复杂化，微型化和集成化，静电放电(ESD)危害越来越突出，     

电子产品生产中的静电防护

早在数千年前人们便发现摩擦生电的现象,不仅摩擦时会产生电荷,两个介电常数不同的物体互相接触然后再分离,在物体表面上就会出现电荷,在一个物体上出现正电荷在另一个物体上出现负电荷。例如人走路时,穿着的鞋子不停地同地面接触和分离,这就会产生电荷并传到人体上。     

电子产品制造中的静电防护措施分析

现如今电子仪器设备、仪表等电子产品快速发展,逐渐实现智能化发展,体型越来越小,功能日渐增多,这些电子产品中有较高密度的集成电路,存在着运算速度快、线路细、间距短、阻抗输入比较高等特点,使得它们对静电日渐敏感.静电会使得电子产品等受到损害,因此在生产过程中一定要避免出现静电,同时进行有效的保护,减少电子产品受到静电破坏的几率,提高静电防护的能力,保证电子产品也实现较高的质量.本文就电子产品制造中的静电防护措施进行阐述.     

电子产品生产过程中的静电防护技术

电子产品生产企业应当结合静电产生机理,采取有效的防护措施以降低静电产生概率,为电子产品质量保驾护航。现就静电产生的原因以及电子产品生产过程中的静电防护技术展开全面论述。     

缓中区溢出漏洞及防治方法

本文描述了缓冲区溢出的概念、原理和危害,可能造成的危害,总结一些预防或补救的方法,并提出了一些自己的方法.     

光弹性技术测试应力

有机玻璃等透明材料在航空航天工业、建筑业、电子工业和汽车工业上有广泛的应用,如何测量其初始应力和加工应力,消除其对构件的危害影响,确保工程结构的强度与安全具有重大意义。本文采用光弹性法,当此种受力模型置于偏振光场中,就会观察到由这种暂时双折射而引起的干涉条纹即受力模型的等差线和等倾线图,从而获取受力模型的主应力差和主应力方向。然后,借助于一些辅助手段,如：全息光弹法或者斜射法可以测得模型内的应力。     

柱面光学微结构用于红外激光防护研究

激光防护是一种可广泛应用的技术,论文针对目前红外激光防护技术中存在的可见光波段吸收强、镜面反射造成设备或人员损伤等问题,提出一种形成于光学窗口表面的红外激光非镜面反射光学微结构,具有对可见光透过率影响小,同时对1 064 nm红外激光大角度散射的功能,从而实现激光防护。文中采用光线追迹方法设计具有移位结构的双面微柱透镜阵列,阵列周期T与透镜单元曲率半径R之间需满足0 T R/27的关系。应用Virtual-Lab光学建模软件对设计的柱面微结构进行模拟,模拟结果为:可见光平均透过率下降7%,对实用结果影响很小,并可以通过可见波段镀制增透膜进行弥补;1 064 nm红外激光反射率约为75%,发散角大于30。采用数字掩模光刻技术完成微柱透镜阵列实验,实验结果与模拟结果趋势相同,最终得出结论:微柱透镜阵列能实现大角度散射,能够极大降低激光单一方向反射回波能量,从而达到了激光防护的目的。     

Electrostatic discharge protection design for mixed-voltage CMOS I/O buffers

A new electrostatic discharge (ESD) protection circuit, using the stacked-nMOS triggered silicon controlled rectifier (SNTSCR) as the ESD clamp device, is designed to protect the mixed-voltage I/O buffers of CMOS ICs. The new proposed ESD protection circuit, which combines the stacked-nMOS structure with the gate-coupling circuit technique into the SCR device, is fully compatible to general CMOS processes without causing the gate-oxide reliability problem. Without using the thick gate oxide, the experimental results in a 0.35 /spl mu/m CMOS process have proven that the human-body-model ESD level of the mixed-voltage I/O buffer can be successfully increased from the original /spl sim/2 kV to >8 kV by using this proposed ESD protection circuit.     

Electrostatic discharge (ESD) protection for CMOS output buffers in scaled-down VLSI technology

To provide area-efficient output ESD protection for the scaled-down CMOS VLSI, a new output ESD protection is proposed. In the new output ESD protection circuit, there are two novel devices, the PTLSCR (PMOS-trigger lateral SCR) and the NTLSCR (NMOS-trigger lateral SCR). The PTLSCR is in parallel and merged with the output PMOS, and the NTLSCR is in parallel and merged with the output NMOS, to provide area-efficient ESD protection for CMOS output buffers. The trigger voltages of PTLSCR and NTLSCR are lowered below the breakdown voltages of the output PMOS and NMOS in the CMOS output buffer. The PTLSCR and NTLSCR are guaranteed to be turned on first before the output PMOS or NMOS are broken down by the ESD voltage. Experimental results have shown that the PTLSCR and NTLSCR can sustain over 4000 V (700 V) of the human-body-model (machine-model) ESD stresses within a very small layout area in a 0.6 μm CMOS technology with LDD and polycide processes. The noise margin of the proposed output ESD protection design is greater than 8 V (lower than −3.3 V) to avoid the undesired triggering on the NTLSCR (PTLSCR) due to the overshooting (undershooting) voltage pulse on the output pad when the IC is under normal operating conditions with 5 V VDD and 0 V VSS power supplies.     

PCB盲孔镀铜填孔添加剂研究进展

盲孔孔径的减小对孔金属化工艺提出了新的挑战,盲孔孔金属化采用填铜结构可以有效提高印制电路的稳定性。文章介绍了盲孔电镀工艺中常用的四种添加剂,并对国内外填铜添加剂的研究进展进行了概述。     

电动自行车锂电池组保护电路设计

为保证电动自行车锂电池组安全、长寿命的运行,需为其配备专用管理保护电路。为此,针对一款4并10串规格的锂电池组设计了一套保护电路板,采用S-8209A保护芯片,实现了过充电保护、过放电保护、电池充放电平衡、过电流保护、正常带载等功能,已被可靠应用于某款电动自行车的锂电池组中。     

How Succolarity could be used as another fractal measure in image analysis

Three aspects of texture are distinguished by fractal geometry: Fractal Dimension (FD), Lacunarity and Succolarity. Although, FD has been well studied and Lacunarity has been more and more used, Succolarity, until now, has not been considered. This work presents a method to compute Succolarity. The proposed approach, for this computation, is based on the evaluation of a proposed equation that employ the FD Box Counting idea adapted to the concept of Succolarity. Simple examples, on 2D and 3D images, are considered to easily explain, step by step, how to compute the Succolarity. To illustrate this approach examples are shown, they range form satellite to ultrasound images. The proposed form of Succolarity evaluation is a unique feature usable whether it is relevant differentiate images with some directional or flow information associated with it. Therefore it could be used as a new feature in pattern recognition processes for the identification of natural textures. Furthermore, it works very well when is relevant differentiate images with some characteristics (e.g. directional information) that can not be discriminate by FD or Lacunarity.