基于FPGA和绝对式长度计的EnDat2.2通信接口设计

EnDat2.2是一种通信协议,多用于各类编码器数据接口。本文通过分析EnDat2.2工作原理和通信时序,设计了基于FPGA的绝对式长度计AT1218信号采集电路,并给出了该电路硬件电路组成、模块设计和软件流程。同时,通过系统级联进行了测试实验。实验结构表明该系统可以正确又稳定地采集位置信息,采集频率达到1k Hz。     

基于PowerPC+FPGA的音频转换模块设计与实现

本文提出一种基于Power PC+FPGA架构的多通道音频数据转换模块,并完成软硬件设计。该模块是以Power PC为核心的嵌入式操作系统,FPGA将从Powerpc取得的音频数据进行并串转换并以IIS数据形式输出到D/A模块,灵活实现多通道音频数据的D/A转换。文中给出了音频转换模块的整体架构,并介绍了Power PC和FPGA的程序设计架构。测试表明,本音频转换模块具备多通道多采样率,灵活切换,易于扩展等特点。     

基于FPGA的数字频率计设计

设计是以FPGA为处理模块,以VHDL做为描述语言。20MHz的晶振做为主时钟,外部两个按键分别是使能按键和复位按键,便于进行人工控制。该设计通过直接测量的方法对被测信号的频率进行检测并显示。详细介绍了系统的各个设计模块,并对调试过程进行说明。该设计可以做成便携式手持设备用于测量手机中的实时时钟信号频率,还可以对音频信号的频率进行检测。     

FPGA在多速率SINC滤波器中的应用

本文首先对多倍速率SINC滤波器的结构及算法进行了设计,并给出了对应的算法流程;其次对多速率SINC滤波器的FPGA实现进行了分析,点出了SINC滤波器算法设计的可行性及准确性;最后借助FPGA检验对SINC、FIR1以及FIR2这三个模块,对多速率SINC算法设计的准确性再次进行检验,得到了较为良好的检测结果。     

混凝土配合比设计智能系统的软件实现

采用神经网络专家系统实现混凝土配合比设计,开发的智能系统软件由3部分组成：数据库管理模块、配合比设计模块、文献帮助模块。其中配合比设计模块是系统的核心,该模块通过神经网络学习获取混凝土配合比设计的知识信息,构成知识库,然后以神经网络正向链推理机制进行混凝土配合比设计,并根据规范和专家经验进行调整;最终获得各种混凝土组成材料的用量。     

基于FPGA的目标边缘提取硬件加速系统的设计

传统的视频图像处理实时性不高,数据端与主机联动性差。为了提高目标边缘提取的实时性与实用性,设计了基于FPGA的目标边缘提取硬件加速系统。系统通过IIC总线配置摄像头参数采集视频数据,硬件滤波后由FPGA边缘检测模块提取边缘数据存入SDRAM。VGA控制模块将存储的数据输出至显示器显示。设计实现了对视频图像边缘实时提取,并在分辨率为640x480在显示器实时显示。经过测试,系统提取目标边缘清晰,实时性与实用性较高。     

基于FPGA的超声波电源数字锁相环电路设计

针对超声波电源的负载存在频率漂移这一特性,阐述了一种基于FPGA的数字锁相环频率自动跟踪系统的设计原理及方法。利用XILINX公司生产的SPARTAN-3 FPGA控制芯片对各模块进行了软件仿真,并且把各模块整合到超声波电源系统中进行了实验验证。实验结果表明,该超声波电源具有电路简单、频率跟踪性能好等特点。     

基于SOPC的电梯群控系统的设计

本文介绍了一种基于SOPC的电梯群控系统的设计。电梯群控系统硬件部分以FPGA为核心,信息通信采用CAN总线通讯方式。而软件部分则运用C语言和VHDL语言编程方式完成,采用模块化设计思想,模块之间相互独立,便于软件修改和提高电梯群控系统的可扩展性。     

基于FPGA的PCIe SSD设计与实现

为满足大数据时代数据密集型应用日益增长的存储需求,设计与实现了一个高性能固态盘原型系统。该固态盘以闪存为存储介质,与主机通过PCIe接口进行通信,主控逻辑基于FPGA实现。在FPGA内部实现了PCIe接口模块、缓存控制器、闪存转换层和闪存控制器。介绍了PCIe接口、闪存转换层和闪存同步控制器等模块的设计与实现。测试结果表明,该固态盘原型系统写带宽达到2.6GB/s,读带宽达到2.93GB/s,读写IOPS(input/output operations per second)达到300 000,能够满足高带宽高吞吐率的存储需求。     

基于FPGA的DDS正弦波的设计和实现

FPGA凭借其高速的数据处理速度,如今在电子通信和信号处理领域得到了广泛的应用,并已成为通信仪器和设备的首选方案。另外,由于DDS频率转换时间段、分辨率高等优点,文章提出了基于FPGA芯片设计DDS系统的方案。该方案利用Xilinx公司的Vivado2016.4开发软件利用Verilog编程,完成DDS核心部分的设计,包括相位累加器以及ROM表的生成和初始化文件,并且通过改变频率控制字来控制输出正弦波的频率,然后把生成的数字正弦信号通过ADI公司的AD9751 DAC转换为模拟量。最后完成每个模块与系统的时序仿真,验证设计的正确性。