采用部分增强型扫描提高跳变时延故障覆盖率的触发器选择方法

选择关键的常规扫描触发器进行置换是采用部分增强型扫描时延测试方法的核心问题.通过定义常规扫描触发器和未检测跳变时延故障的相关度的概念及其计算方法,提出一种触发器选择方法.首先找到被测电路中采用捕获加载方法不可测,但采用增强型扫描可测的跳变时延故障;然后依据常规扫描触发器与这些故障的相关度把少量关键的常规扫描触发器替换成为增强型扫描单元,从而有效地提高电路中跳变时延故障被检测的概率.实验结果表明,采用文中方法在可以接受的硬件开销下能有效地提高被测电路中的跳变时延故障覆盖率.     

二值触发器和三值触发器的关系

本文研究二值触发器和二值触发器的关系。当三值信号中有一值不会出现时，各型三值触发器在功能上将转化为相应类型的二值触发器，立即转化为相同结构的二值触发器，另一些三值触发器结构稍加变换也转化为常用结构的二值触发器，便于用统一的方法研究三值时序电路，以及二值与三值混合的时序电路。     

同时故障模拟方法改进策略

影响同时故障模拟方法效率的原因：一是对扇出重汇聚的过多判定,二是故障表占用空间大,对表的处理时间长,针对上述两点,提出了基于电路结构重组以及两组模拟的策略,以提高故障模拟的效率。针对ＩＳＣＡＩＩＯ电路的实验结果也表明了其有效性。     

扫描设计中扫描链的优化

提出了扫描法可测性设计中扫描链的优化方法。采用交迭测试体制和区间法能快速求出最优解。对于确定的测试向量集，用该方法构造的扫描链能使电路总的测试时间最少。     

基于扫描D触发器的可逆电路测试综合方法

为了实现可逆逻辑电路的可测性设计,充分利用可逆逻辑电路中存在的输出引脚,提出一种可逆逻辑电路测试综合方法.通过定义可逆逻辑门的可观性值和可控性值的计算方法,对可逆逻辑电路的可测性进行建模;通过插入观察点,制定了可逆组合逻辑电路可测性实现方案;通过对现有的D触发器进行改造并构建全新的扫描D触发器,制定了可逆时序电路的可测性逻辑实现方案;最后分析了扫描D触发器的工作特点,规范了测试步骤,建立一种可逆逻辑电路的测试综合方法.实验结果表明,与现有方法相比,文中方法插入观察点代价平均增加不到1%,但电路的可观性平均能得到24%的改善.     

针对多时钟扫描测试的可测性设计方法

在数字集成电路设计和生产中，基于扫描的测试方法是重要的可测性设计(design-for-test)技术．在多时钟的扫描测试设计中，不同时钟域之间信号的交叉会增加测试矢量的数目，从而增加了测试的成本．采用新的可测性设计方法，在扫描测试时用多路选通器隔断时钟域之间的交叉信号，使得原来处于不同捕获时钟组的时钟被分配到相同的时钟组中，在故障覆盖率基本不变的同时，减少测试矢量，降低测试成本．经实验验证，文中新的可测性设计方法可以明显地减少测试矢量数目，而且便于在RTL级加入。     

单链扫描可测性设计中存储元件的排序

本文提出了扫描设计中存储元件在扫描链中的最优排序方法，采用交迭测试体制和区间法能快速求出最优解，对于确定的测试向量集，用该方法的构造的扫描链能使电路总的测试时间最少。     

基于边界扫描的星载计算机可测性设计

叙述了可测性设计（Design For Test／Testability，DFT）的概念和常见方法，其中边界扫描技术是目前应用最为广泛的可测性设计方法。本文在对边界扫描技术的基本原理予以介绍后，结合星载计算机的特点设计了一种基于边界扫描的可扩展的层次化可测性设计结构，能够通过边界扫描进行芯片级、板级乃至系统级的测试。     

扩展相容性多扫描树的设计

针对实际电路具有多个扫描输入的情况，设计出一种新的具有多个扫描输入的扫描树结构，该结构能有效降低测试应用时间和平均测试功耗。实验结果表明，当有两个扫描输入时，测试应用时间最高可降低52．4％，平均功耗最高可降低60．8％。     

扩展相容性多扫描树的设计

针对实际电路具有多个扫描输入的情况,设计出一种新的具有多个扫描输入的扫描树结构,该结构能有效降低测试应用时间和平均测试功耗。实验结果表明,当有两个扫描输入时,测试应用时间最高可降低52.4%,平均功耗最高可降低60.8%。     

一种高效的系统扫描检测方法

系统扫描检测是网络入侵检测与预警系统的重要组成部分。传统基于统计的系统扫描方法具有阈值、时间窗口难以设定,而且难以检测隐蔽扫描等不足。该文提出一种基于TCP包头异常检测的系统扫描检测方法THAD。通过学习到达被保护主机的TCP包的端口(Port)和标记(Flag)的分布特征,THAD可计算出每个到达TCP包的异常值,并结合TCP协议本身的特征对检测方法进行优化。测试表明,THAD可以有效地检测包括慢扫描和隐蔽扫描等多种系统扫描行为,与已有多种检测方法相比,THAD显著提高了检测的准确性,并提高了检测的效率和实时性。     

离散事件动态系统的状态补偿观测控制

在离散事件控制系统中,系统的信息结构由系统事件和系统状态构成。本文研究了具有混合信息结构的离散事件控制系统的分析与综合等问题。     

一种改进的偏二叉树孪生支持向量机算法及其应用

针对二叉树分类性能受其层次结构影响较大的问题,提出了一种改进的偏二叉树孪生支持向量机多分类算法。该算法定义了一种基于加权样本类内距离和类间距离的混合分离性测度β,根据β的大小构造出合理层次结构的偏二叉树孪生支持向量机分类器。通过UCI数据集,验证了改进算法相较于其它SVM多分类算法的优越性。以风电机组齿轮箱故障诊断作为研究对象,基于时频联合方法提取其故障特征,应用改进的偏二叉树孪生支持向量机算法实现了对齿轮箱故障的准确识别。     

扫描链故障确定性诊断向量生成算法

扫描技术是一种广泛采用的结构化可测试性设计方法,是提高测试质量的有效手段.但由于扫描链及其控制逻辑可能会占到整个芯片面积的30%,因此扫描链故障导致的失效可能会达到失效总数的50%.提出一种扫描链故障确定性诊断向量生成算法:首先建立了诊断扫描链故障的电路模型,利用该模型可以采用现有固定型故障测试生成工具产生扫描链诊断向量;然后提出一种故障响应分析方法,以有效地降低候选故障对的数量,从而在保障诊断质量的前提下减少诊断向量数目,缩短了诊断过程的时间.实验结果表明,在测试诊断精确度、故障分辨率和向量生成时间方面,该算法均优于已有的扫描链诊断向量生成方法.     

广义动态系统的微分算子矩阵方法

本文用微分算子矩阵方法讨论了一类广义动态系统的结构性质,并且用微分算子多项式矩阵的系数阵,给出了各类动态系统能控(观)性的直接判据.它是用微分算子矩阵方法研究广义动态系统的开端.     

PartialRC: A Partial Recomputing Method for Efficient Fault Recovery on GPGPUs

GPGPUs are increasingly being used to as performance accelerators for HPC (High Performance Computing) applications in CPU/GPU heterogeneous computing systems, including TianHe-1A, the world’s fastest supercomputer in the TOP500 list, built at NUDT (National University of Defense Technology) last year. However, despite their performance advantages, GPGPUs do not provide built-in fault-tolerant mechanisms to offer reliability guarantees required by many HPC applications. By analyzing the SIMT (single-instruction, multiple-thread) characteristics of programs running on GPGPUs, we have developed PartialRC, a new checkpoint-based compiler-directed partial recomputing method, for achieving efficient fault recovery by leveraging the phenomenal computing power of GPGPUs. In this paper, we introduce our PartialRC method that recovers from errors detected in a code region by partially re-computing the region, describe a checkpoint-based faulttolerance framework developed on PartialRC, and discuss an implementation on the CUDA platform. Validation using a range of representative CUDA programs on NVIDIA GPGPUs against FullRC (a traditional full-recomputing Checkpoint-Rollback-Restart fault recovery method for CPUs) shows that PartialRC reduces significantly the fault recovery overheads incurred by FullRC, by 73.5% when errors occur earlier during execution and 74.6% when errors occur later on average. In addition, PartialRC also reduces error detection overheads incurred by FullRC during fault recovery while incurring negligible performance overheads when no fault happens.     

扩展相容性扫描树中的测试响应压缩器设计

在扫描树测试技术中,对相容单元扫描移入相同的测试向量值可以显著地减少测试应用时间,但会使测试需要的引脚数和测试响应数据量增大.为了减少扫描树测试结构需要的引脚数以及测试响应数据量,同时克服错误位扩散带来的困难,在异或网络的基础上,提出一种适用于扫描树结构的测试响应压缩器.该压缩器由扩散抑制电路和异或网络构成,通过抑制电路消除错误位扩散给测试响应压缩带来的困难.最后,用实验数据从性能上分析了该测试响应压缩器的适用性,对于ISCAS89标准电路,最高将输出压缩74倍,且没有混叠产生.     

改进的用于模型降阶的最小信息损失方法

针对最小信息损失方法进行模型降阶时结果不唯一的问题,提出了改进的最小信息损失方法.本方法通过限制系统采用输出正规模型,将系统的能观性格兰姆矩阵限制为单位矩阵,从而使得系统的总信息损失达到最小.并且保证了降阶结果的唯一性.