共查询到17条相似文献,搜索用时 78 毫秒
1.
基于FPGA的AES密码协处理器的设计和实现 总被引:3,自引:1,他引:2
文章基于FPGA设计了一种能完成AES算法加密的密码协处理器,设计中利用VirtexⅡ系列FPGA的结构特点,对AES算法的实现做了优化。实验证明,这种实现方式用较少的电路资源达到了较高的数据吞吐率。该密码协处理器还提供了和ARM处理器的接口逻辑,实现了用于加/解密和数据输入输出的协处理器指令.作为ARM微处理器指令集的扩展,大大提高了嵌入式系统处理数据加/解的效率,实现数据的安全传输。 相似文献
2.
基于低成本FPGA的AES密码算法设计 总被引:2,自引:1,他引:1
主要介绍在逻辑资源少的现场可编程门阵列(FPGA)上实现高级数据加密标准(AES)算法设计。首先描述了AES加密算法,并在FPGA上优化实现AES算法,设计结构采用多轮加密共用一个轮运算的顺序结构,加密和解密模块共用密钥扩展模块,减少资源占用,在低时钟频率下保持较高的性能。采用了16位的并行总线通信接口,利用先进先出缓冲器(FIFO)对输入输出数据进行缓存。最后通过仿真和实测表明,在50MHz时钟下加解密速率可达530Mb/s。 相似文献
3.
4.
5.
基于FPGA的AES算法芯片设计实现 总被引:1,自引:1,他引:0
高级加密标准(AES)集安全性、高效性、灵活性于一身,研究其硬件实现具有很重要的应用价值.本文针对AES分组密码算法的结构特点,讨论了AES算法FPGA实现的优势,重点分析了加/脱密模块的实现方案,最后给出在Quartus Ⅱ下的仿真实验结果. 相似文献
6.
为了满足雷达系统对信息加密传输的要求,对高级加密标准(AES)的计数模式(CTR)重新设计,将其改进成流加密的工作模式。通过进行结构折叠和算法重用,有效地减小了资源占用,提高了吞吐率。在Spartan3型号的FPGA上,仅占用728个slice就可以实现276.53Mbps的吞吐率。本设计实现了节省硬件资源的纯逻辑模式和速度较高的分布式内存模式,并且完成实时密钥调度和流水线设计,获得了高可靠性、高吞吐率和高安全性。通过对实际雷达数据的加密实验,验证了该设计的有效性,显示了流加密模式的AES在雷达系统加密传输中的强大潜力。 相似文献
7.
用CPLD实现安全可靠的FPGA加密设计 总被引:2,自引:0,他引:2
基于SRAM(静态随机存储器)工艺的FPGA即现场可编程门阵列(Field Programmable Gate Array),每次上电时都需要重新配置.为了防止上电时数据流被非法克隆,CPLD和FPGA内都有一个相同的伪随机码发生器,可以利用CPLD产生伪随机码来加密FPGA.上电配置完时,FPGA处于等待状态,且不能正常工作,此时两个伪随机序列握手比较,相同时,使FPGA工作,否则停止工作.通过对Gollman算法的研究,能达到很好的加密效果,保证了开发者的知识产权不受侵害,在现代电子、通讯等领域得到了广泛的应用. 相似文献
8.
在数字系统的同步接口设计中,可编程逻辑器件的输入输出往往需要和周围新片对接,些时I/O接口的时序问题显得尤为重要。介绍了几种FPGA中的I/O时序优化设计的方案,切实有效的解决了I/O接口中的时序同步问题。 相似文献
9.
10.
文章实现了一种应用于串行通信中的抗噪声接收电路的设计。UART被广泛应用于在远端设备之间进行串行通信,传统接收电路在位周期的中央对信号进行采样,但是由于各种随机噪声的干扰,会引起数据采样错误,造成通信出错。文章提出的设计方法是利用一个累加器在一个特定窗口周期内对串行数据进行采样并累加,再根据累加和判断出窗口期内正确数据位,从而滤去串行线路上的噪声得到纯净的串行数据,这大大增强了串行通信的可靠性。文章利用Quartus软件对设计进行编译、综合、仿真。仿真结果表明该电路能有效滤去串行线路上噪声,极大增强了接收电路的抗噪声性能。 相似文献
11.
介绍AES算法的原理并阐述了明文分组和密钥长度都是128 b的情况下基于FPGA的设计和实现。结合算法和FPGA的特点,采用查表法优化处理了字节代换运算、列混合运算和密钥扩展运算。同时,为了提高系统工作速度,在设计中应用了流水线技术,但由于流水线结构不能用于反馈模式,因此,实现时使用的是电码本模式(ECB)的工作方式。利用QuartusⅡ开发工具给出仿真结果,时钟频率达70.34 MHz。最后做了应用分析。 相似文献
12.
基于FPGA的UART设计与实现 总被引:2,自引:0,他引:2
介绍了应用现场可编程门阵列(FPGA)设计和实现通用异步收发器UART的方法。采用有限状态机模型形式化描述了UART的功能,在此基础上用硬件描述语言VHDL编程实现了UART,并使用QuartusⅡ软件中的嵌入式逻辑分析仪SignalTapⅡ对数据传输进行了检测,验证了设计的正确性。 相似文献
13.
基于FPGA的UART模块的设计 总被引:6,自引:2,他引:4
为了实现计算机与基于FPGA图像处理系统的数据通信,这里用FPGA设计了一款简易通用异步收发器(UART)模块.UART的主要功能是实现数据处理模块与RS 232串行数据接口之间的数据转换,即将送过来的并行数据转换为输出的串行数据流,由数据处理模块传送给计算机,还可以将串行数据转换为并行数据,供数据处理模块使用.为了简化电路设计,减少电路面积,这里省略了UART系统中的奇偶检验模块. 相似文献
14.
为给数字广播电视设备提供AES3/EBU数字音频接口并提高系统集成度与灵活性,研究了一种采用ALTERA Cyclone Ⅱ FPGA实现AES3/EBU数字音频接收器的方法,用过采样的技术提取出AES3/EBU数字音频数据中的时钟,并且将每一帧中的音频取样值及其相关数据同步并行输出,也可转换成ⅡS的形式输出,完成了专用的AES3/EBU数字音频接收芯片的功能. 相似文献
15.
16.
17.
GPON中AES算法的FPGA实现 总被引:1,自引:0,他引:1
介绍了AES算法的计数器工作模式及计算步骤;通过分析传统AES算法硬件实现的缺点,提出了一种能充分利用流水线、更高效及更适合于高速网络中使用的AES算法FPGA实现思路;并给出了综合结果以及与传统实现方法综合结果的进行了比较。 相似文献