X波段混合集成电调压控振荡器

本文介绍了一种高度线性化的X波段耿氏管压控振荡器(VCO)。文中讨论了使VCO线性化的电抗补偿原理并给出了用多节电抗网络补偿的VCO设计实例。实验结果为:在600MHz的频宽内,其线性度优于0.8％,电调斜率比小于1.2。     

16.384 MHz压控恒温晶体振荡器设计

设计了16．384MHz小型压控恒温晶体振荡器，通过修正变容二极管的非线性，改善了压控线性度，满足了用户要求。通过对恒温电路的零点漂移补偿，提高了温度稳定度，并通过对恒温槽结构的改进，提高了振荡器的温度特性和频率稳定度。     

带温度补偿的低功耗CMOS环形压控振荡器设计

基于UMC 65 nm CMOS工艺,设计了一款应用于锁相环频率综合器中的带温度补偿的低功耗CMOS环形压控振荡器。环形压控振荡器采用3级交叉耦合延时单元构成。仿真结果表明,压控振荡器输出频率范围为735~845 MHz;在温度补偿下,温度变化从-60~100oC时,振荡器输出频率漂移中心频率790 MHz±10 MHz;当振荡频率为790 MHz时,在偏离其中心频率1 MHz处,压控振荡器的相位噪声为-99 d Bc/Hz;1.2 V电源供电情况下,压控振荡器的功耗为0.96 m W;版图面积约为0.005 mm2。     

基于ADF4113的本振源设计

应用美国ADI公司生产的数字分频器与鉴相器ADF4113和压控振荡器HE714构成锁相环。通过单片机AT89C51产生控制信号,设计了一个稳定的2 GHz本振源电路模块,应用于高频宽带线性调频源系统中。详细介绍了系统中核心芯片的性能、结构以及应用方法,设计出了完整的硬件电路并对电路的各个参数进行了评估。最后对电路产生的2 GHz本振信号进行仿真测试,结果基本上符合要求。     

1.6 MHz降压型DC-DC转换器中的斜率补偿设计

PWM电流模控制方式在DC-DC转换器设计电路中得到了广泛应用,也带来了斜率补偿问题.讨论了降压型DC-DC转换器中斜率补偿技术的原理,分析了传统的线性补偿技术并详细介绍了一种改进的分段线性补偿电路,给出了在1.6 MHz降压转换器中的实际应用电路.电路基于CSMC 0.5 μm CMOS工艺设计,通过Cadence Spectre仿真验证,该斜坡补偿电路有效解决了子谐波振荡以及过补偿问题.     

用MB1504和MAX2620设计的微型高稳定锁相时钟频率源

介绍了一种以串行输入集成锁相频率合成芯片MB1504为核心,用MAX2620做窄带压控振荡器(VCO)并外接参考晶振源和环路滤波器设计锁相时钟频率源的具体方法.该时钟频率源的输出频率范围为80～88 MHz,并具有低噪声、高稳定性、低成本等特点.     

C波段高稳定陶瓷谐振振荡器的设计

介绍了利用陶瓷谐振器（CR）来提高振荡器频率稳定度的方法,并利用专用微波电路设计软件（AWR）对该方法进行了分析,同时还对压控支路进行了温度补偿设计。根据分析结果制作的C波段高稳定陶瓷振荡器取得了令人满意的指标：在全温范围测试结果为温漂≤50 ppm/℃,带内线性≤1.1,频率稳定度≤±15 MHz,相噪≤-108 d...     

CMOS集成时钟恢复电路设计

该文设计了一个集成时钟恢复电路,恢复时钟的频率为125MHz。通过采用电流相减技术等补偿措施,很大程度上降低了振荡器的压控增益,从而在不影响电路性能的前提下大大地降低了芯片面积。本设计采用0.25m标准CMOS工艺实现,有效芯片面积小于0.2mm2,功耗仅10mW。在各种工艺角、温度以及供电电源条件下的仿真结果均表明,该电路相位偏差小于200ps,时钟抖动的峰峰值小于150ps。该文对一个采用本时钟恢复电路的100MHz PHY系统进行流片、测试,验证了时钟恢复电路能够正常工作。     

一种应用于SOC时钟的锁相环设计

设计实现了一种应用于SOC的锁相环(PLL)时钟电路。提出了一种环形压控振荡器(VCO)压控增益的线性化补偿技术,通过AMOS和PMOS并联的方式构成可变电容,该锁相环采用了三级环形压控振荡器,测试结果显示VCO压控增益(KVCO)在183~284 MHz/V之间,与采用单独AMOS作为负载的环形振荡器相比,KVCO变化量下降了82%,降低了VCO的非线性。同时该锁相环通过降低鉴频鉴相器比较频率,增加环路分频比,提高振荡器的输出频率和降低电荷泵电流等方式,以降低锁相环环路滤波电容的面积。本PLL采用SMIC 55nm CMOS工艺实现,整体面积约为0.048mm~2,电源电压为1.2V,功耗1.2mW。芯片相位噪声测试结果显示,在输出100MHz时,均方根(rms)抖动为293ps(1kHz~10 MHz积分),相位噪声为-95dBc/Hz@1MHz。     

一种宽分频范围的CMOS可编程分频器设计

设计了一种基于双模预分频的宽范围可编程分频器。对预分频器的逻辑电路进行了改进,提高了最高工作频率,同时,引入输入缓冲级,增加了低频时分频器的输入敏感性。基于Chartered 0.25μm厚栅CMOS工艺,在SpectreRF中仿真,分频器可在50MHz～2.2GHz频率范围正常工作。流片测试结果表明,该分频器可正常工作在作为数字电视调谐芯片本振源的PLL中,对80～900MHz的VCO输出信号,实现256～32767连续分频。     

C波段高稳定陶瓷谐振振荡器设计

文章介绍了利用陶瓷谐振器（CR）来提高振荡器频率稳定度的方法,并利用专用微波电路设计软件（AWR）对该方法进行了分析,同时还对压控支路进行了温度补偿设计。根据分析结果制作的C波段高稳定陶瓷振荡器取得令人满意的指标：在全温范围测试结果为温漂≤50×10^-6／℃,带内线性≤1．1,频率稳定度≤＋15MHz,相噪≤-108...     

MAX2310中频压控振荡器槽路设计

该文简单介绍了压控振荡器(VCO)的槽路设计方法,并给出了常用的85MHz、190MHz、210MHz压控振荡器的设计实例。     

高线性度低频压控振荡器的设计

文章提出了一种由积分器、比较器以及控制电路和逻辑电路构成的压控振荡器，并对其低频线性度、结构特性等性能进行了较为深入的分析。利用xFAB xdm10工艺模型在spectre上的模拟结果表明．由于采取内部补偿措施，可在相当低的频段内（20KHz～1．5MHz）将其线性误差从1．68％降低到了0．4％；同时，这种经过改进的压控振荡器很好地解决了低频噪声和低频线性度的问题，消除了放电误差，适用于精密的工业控制场合。     

一种低噪声CMOS差分环型压控振荡器的设计和分析

设计和分析了一种高稳定性,宽频带范围,低噪声的差分环型压控振荡器.该电路具有较低的压控增益,较好的线性范围,较低的相位噪声.应用复制偏置电路,对差分环型压控振荡器的控制电压进行复制,以提高对环型压控振荡器电源电压噪声和衬底噪声的抑制.采用0.6 tanCMOS工艺进行模拟仿真,当控制电压从1 V到3.2 V变化时,相应的振荡频率为130 MHz到740 MHz;在偏离中心频率100 kHz,1 MHz频率处的相位噪声为-89 dBc,-110 dBc.     

宽带SAW压控振荡器的研制

本文介绍一种宽带SAW压控振荡器的原理、设计及实验结果.制作的SAW压控振荡器的工作频率为125MHz,压控范围达0.7%,线性范围为0.5%,秒级稳定度为1.92×10~(-8).     

L波段宽电调压控振荡器

本文重点讨论了L波段压控振荡器调谐回路的设计。用这种方法研制的VCO在L波段已达到1dB带宽大于200MHz,3dB带宽大于500MHz的优良性能,并已用于卫星电视接收机二本振、气象雷达一本振等机器设备中。     

一种用于时钟产生的低功耗电荷泵锁相环设计

设计了一种用于时钟产生的电荷泵锁相环(CPPLL),其压控振荡器(VCO)采用了新颖的带电流补偿的电流减法器结构。采用Charted2.5V、0.25μmCMOS工艺,整个芯片的面积为300μm×400μm,VCO输出频率范围为55MHz～322MHz。整个电路功耗低,VCO输出频率为240MHz时,功耗为6mW。Hspice仿真结果表明,VCO输出时钟为96MHz时,峰峰值抖动为320ps。     

一种新型120 MHz微机补偿泛音晶体振荡器

提出了一种基于混频技术的新型120 MHz微处理器温度补偿泛音晶体振荡器(MTCOXO)。它是通过一个100 MHz 5次泛音晶体振荡器与一个20 MHz压控晶体振荡器(VCXO)混频,其产物经滤波,最终得到稳定的120 MHz信号。系统采用微处理器控制VCXO,使其直接补偿整个系统频率随温度的偏移,省去了传统高频泛音温度补偿晶体振荡器中的串联电感和倍频环节。在-30~ 75℃温度范围内,该MTCOXO的频率-温度稳定度可达±2.4×10-7。     

一种用于Pipeline ADC的高线性度栅压自举开关

在流水线模数转换器(Pipeline ADC)电路中,栅压自举开关中的非线性电容会对开关管的导通电阻产生直接的影响,导致采样非线性。设计了一种三路径的高线性度栅压自举开关,采用三个自举电容,分别构成两条主路径和一条辅助路径,使得输入信号在通过两条主路径传输到开关管栅端时加快栅端电压的建立,同时利用辅助路径驱动非线性电容,减少电路中非线性电容对采样电路线性度的影响,从而增强信号驱动能力,提高整体电路的精度。本文设计的栅压自举开关应用于14 bit 500 MHz流水线ADC的采样保持电路中。采用TSMC 28 nm CMOS工艺进行电路设计。仿真结果表明,在输入频率为249 MHz,采样频率为500 MHz的条件下,该栅压自举开关的信噪比(SNDR)达到92.85 dB,无杂散动态范围(SFDR)达到110.98 dB。     

一种4.224GHz正交压控振荡器的设计

设计了一种应用于MB-OFDM UWB射频频率综合器的工作于4.224GHz的正交压控振荡器(QVCO),并采用0.18μm RF-CMOS工艺进行了设计实现.该Qvco通过改进结构能够得到更好的相位噪声.通过改变MOS变容管的接入方法实现了更好的压控增益线性度,并采用了新的低寄生电容、低导通电阻的数控电容阵列结构来补偿工艺变化带来的频率变化.测试结果表明,该QV-CO在4.224GHz附近的100kHz频偏处的相位噪声为-90.4dBc/Hz,1MHz频偏处的相位噪声为-116.7dBc/Hz,整个QVCO电路功耗为10.55mW,电源电压为1.8V.