超大规模集成电路铜互连电镀工艺

介绍了集成电路铜互连双嵌入式工艺和电镀铜的原理;有机添加剂在电镀铜中的重要作用及对添加剂含量的监测技术;脉冲电镀和化学电镀在铜互连技术中的应用;以及铜互连电镀工艺的发展动态.     

ULSI铜互连线技术中的电镀工艺

通过对电镀液中加入适当的整平剂和采用三步电流法 ,成功地将工业镀铜技术应用于 UL SI铜互连线技术中 ,实现了对高宽比为 1μm∶ 0 .6 μm的刻孔的无空洞、无裂缝填充 .方阻测试表明 ,所镀铜膜的电阻率为2 .0 μΩ· cm,X射线衍射分析结果显示出的 Cu(111)的致密结构非常有利于互连线技术中高抗电迁移性要求     

ULSI铜互连线技术中的电镀工艺

通过对电镀液中加入适当的整平剂和采用三步电流法,成功地将工业镀铜技术应用于ULSI铜互连线技术中,实现了对高宽比为1μm∶0.6μm的刻孔的无空洞、无裂缝填充．方阻测试表明,所镀铜膜的电阻率为2.0μΩ*cm,X射线衍射分析结果显示出的Cu（111）的致密结构非常有利于互连线技术中高抗电迁移性要求．     

塑料封装中多片集成电路的互连

采用引线框架和压模工艺,用低成本的塑料管壳封装一个芯片的集成电路相对地要容易一些。然而,对于特定的功能要求一个以上的器件的封装来说,就不那么容易或廉价了。本文介绍的组装技术适用于塑料封装多芯片电路的大批量、低成本生产。 当电路功能需要两个或两种以上芯片加工工艺时,采用多芯片电路是很有利的。例如,一个混合的数字/模拟电路,其数字部分可能要求CMOS电路,而模拟或线性功能则需要双极型电路。诚然,现在已经有了能把     

超大规模集成电路的CVD薄膜淀积技术

介绍了在超大规模集成电路制造工艺中,用化学气相（ＣＶＤ）方法淀积各种薄膜的反应机理和特性,及这些薄膜在器件制造工艺中的应用。     

采用光纤互连技术解决铜互连瓶颈

高清(HD)视频、云计算以及3D游戏等应用对带宽的需求不断增长,基于传统的铜互连技术正面临诸多瓶颈。在高速率信号传输中,铜互连的信号损耗问题突出,背板传输距离受限,而要承载类似高达2000个管脚的FPGA设计时其PCB布线非常复杂,并且多层     

以注氮SiO2作为铜互连技术中的新型阻挡层

采用给PECVD SiO2中注入氮的方法,形成一薄层氮氧化硅,以此作为一种新型的扩散阻挡层．不同热偏压条件下的C-V测试结果和XPS分析结果表明,该方法能起到对铜扩散的有效阻挡作用．     

以注氮SiO_2作为铜互连技术中的新型阻挡层

采用给 PECVD Si O2 中注入氮的方法 ,形成一薄层氮氧化硅 ,以此作为一种新型的扩散阻挡层 .不同热偏压条件下的 C- V测试结果和 XPS分析结果表明 ,该方法能起到对铜扩散的有效阻挡作用     

圆片规模集成电路光学互连的实现

本文评述了光互连技术在圆片规模集成电路中的应用现状。并据具体的工艺实施指出了存在的问题及将来的解决办法。     

多层互连工艺中铜布线化学机械抛光研究进展

对ULSI中多层铜布线的CMP进行了分析,主要针对铜抛光液的研究现状以及进展进行综述,重点比较了各种不同种类抛光液的抛光效果,以及抛光液对铜和介电层的选择性研究,并提出了目前需要解决的问题,对今后铜抛光研究方向及方法进行了进一步探讨.     

VLSI芯片制备中的多层互连新技术

在简要介绍多层互连材料的基础上,论述了若干种IC芯片制备中的多层互连技术,包括"Cu线 低k双大马士革"多层互连结构、平坦化技术、CMP工艺、"Cu 双大马士革 低k"技术、插塞和金属通孔填充工艺等,并提出了一些多层互连工艺中的关键技术措施.     

伪通孔对铜互连应力诱生空洞的影响

基于铜的随动强化模型,使用三维有限元方法,分析在窄-宽线铜互连结构中添加伪通孔对互连应力诱生空洞的影响。对宽互连M1分别为无伪通孔、中间添加伪通孔、右侧边沿添加伪通孔和添加双伪通孔结构进行了研究。结果表明,添加伪通孔不但可以降低通孔底部互连M1区域的空洞生长速率,而且使伪通孔正下面的互连M1成为额外的空位收集器,从而有效地提高互连应力诱生空洞性能,双伪通孔可进一步增强应力诱生空洞性能。     

ULSI互连系统热特性的模拟

应用基于有限元算法的软件 ANSYS对 0 .15 μm工艺条件下的一个 U L SI电路的五层金属互连结构进行了热特性模拟和分析 .模拟了这个经多目标电特性优化了的互连结构在采用不同金属 (Cu或 Al)互连线及不同电介质 (Si O2 或低介电常数材料 xerogel)填充条件下的热分布情况 ,计算了这些条件下此互连结构的温度分布 .并将结果与 Stanford大学模拟的另一种五层金属布线结构的热特性结果进行了比较 .讨论了低介电常数材料的采用对于互连结构散热情况的影响 .此外 ,还简要地介绍了 ANSYS的性能和用于热模拟的原理和特色     

超大规模集成电路互连系统的布线构造对散热的影响

应用一个三层互连布线结构研究了诸多因素尤其是布线的几何构造对互连系统散热问题的影响,并对多种不同金属与介质相结合的互连布线的散热情况进行了详细模拟.研究表明互连线上焦耳热的主要散热途径为金属层内的金属线和介质层中热阻相对小的路径.因此互连系统的几何布线对系统散热具有重要影响.在相同条件下,铝布线系统的温升约为铜布线的ρAl/ρCu倍.此外,模拟了0.13μm工艺互连结构中连接功能块区域的信号线上的温升情况,探讨了几种用于改善热问题的散热金属条对互连布线的导热和附加电容的影响.     

Testing for Interconnect Crosstalk Defects Using On-Chip Embedded Processor Cores

In deep-submicron technologies, long interconnects play an ever-important role in determining the performance and reliability of core-based system-on-chips (SoCs). Crosstalk effects degrade the integrity of signals traveling on long interconnects and must be addressed during manufacturing testing. External testing for crosstalk is expensive due to the need for high-speed testers. Built-in self-test, while eliminating the need for a high-speed tester, may lead to excessive test overhead as well as overly aggressive testing. To address this problem, we propose a new software-based self-test methodology for system-on-chips (SoC) based on embedded processors. It enables an on-chip embedded processor core to test for crosstalk in system-level interconnects by executing a self-test program in the normal operational mode of the SoC, thereby allowing at-speed testing of interconnect crosstalk defects, while eliminating the need for test overhead and the possibility of over-testing. We have demonstrated the feasibility of this method by applying it to test the interconnects of a processor-memory system. The defect coverage was evaluated using a system-level crosstalk defect simulation method.     

Influence of Interconnection Configuration on Thermal Dissipation of ULSI Interconnect Systems

应用一个三层互连布线结构研究了诸多因素尤其是布线的几何构造对互连系统散热问题的影响,并对多种不同金属与介质相结合的互连布线的散热情况进行了详细模拟.研究表明互连线上焦耳热的主要散热途径为金属层内的金属线和介质层中热阻相对小的路径.因此互连系统的几何布线对系统散热具有重要影响.在相同条件下,铝布线系统的温升约为铜布线的ρAl/ρCu倍.此外,模拟了0.13μm工艺互连结构中连接功能块区域的信号线上的温升情况,探讨了几种用于改善热问题的散热金属条对互连布线的导热和附加电容的影响.     

基于45 nm技术的ULSI互连结构的温度模拟

应用自行建立的准二维简化模型，计算了三种基于45nm节点技术的ULSI九层低介电常数介质互连结构的温度升高。与ANSYS的分析对比表明，简化模型误差为7．7％。三种互连结构中，结构Ⅲ设计具有最佳的散热能力，不仅工作时绝对温升小，而且随衬底温度和介质导热系数的温升加大也小；结构Ⅰ的散热能力良好，结构Ⅲ最差。对三种互连结构的尺寸分析表明，层间介质的厚度对互连系统的温升影响大，必须在电学模拟和温度模拟完成后找到一个最佳厚度值，以保证既有好的散热条件，又有利于减小RC延迟。互连结构的温升随电介质导热系数的减小呈二阶指数升高，特别当介质导热系数小于0．1W／℃·m时，互连结构设计将会成为器件温升和系统可靠性的关键所在，引入新技术或许势在必行。     

铜互连布线及其镶嵌技术在深亚微米IC工艺中的应用

近几年来 ,随着 VLSI器件密度的增加和特征尺寸的减小 ,铜互连布线技术作为减小互连延迟的有效技术 ,受到人们的广泛关注。文中介绍了基本的铜互连布线技术 ,包括单、双镶嵌工艺 ,CMP工艺 ,低介电常数材料和阻挡层材料 ,及铜互连布线的可靠性问题     

ULSI制备中多层布线导体铜的抛光液与抛光技术的研究

提出了在碱性浆料中 UL SI多层布线导体铜化学机械抛光的模型 ,对铜 CMP所需达到的平面化、选择性、抛光速率控制、浆料的稳定及洁净度、抛光液成分的优化选择进行了实验研究。